МИКРОПРОЦЕССОРЫ И МИКPOПРОЦЕССОРНЫЕ СИСТЕМЫ

МИКРОПРОЦЕССОРЫ И МИКPOПРОЦЕССОРНЫЕ СИСТЕМЫ
(3 курс, 6 семестр, 36 часов, экзамен)
Ст преподаватель Юрий Васильевич Коваленко
Программа курса лекций
Исторический обзор микропроцессоров. Классификация микропроцессоров.
Основные компоненты микро-ЭВМ с шинной архитектурой (на примере i8080).
Понятия шины, канала, интерфейса, протокола. Шины адреса, данных и
управления. Диаграммы операций процессора с шиной. Понятие машинного цикла.
Понятия адресных пространств процессора и ЭВМ.
Система команд. Классификация. Ограничения на право исполнения некоторых
команд, обоснование потребности в режиме суперпользователя. Основные стадии
исполнения команд. Программно-доступные элементы процессора. Элементы
процессора не доступные программно. Условия разрыва последовательности стадий
исполнения одной команды другой командой.
Прерывание. Сравнение метода опроса и прерывания. Понятия вектора, приоритета,
маскирования. Последовательность операций процессора и внешнего устройства во
время процедуры прерывания. Функции и структура контроллера прерываний.
Оценка времени от возникновения запроса на прерывания до начала его
обработки.
Прямой доступ к памяти. Последовательность операций процессора и внешнего
устройства во время процедуры ПДП. Функции контроллера ПДП. Оценка выигрыша
времени при применении ПДП.
Микроконтроллеры (на примере PIC16xXX). Области применения микроконтроллера.
Понятие системы на кристалле SoC. . Особенности PIC в сравнении с другими
микроконтроллерами. Основные элементы микроконтроллера.
Специфика питания. Процедура RESET. Управление энергопотреблением. Понижение
тактовой частоты. Режим сна. Режим пониженного потребления.
Программируемые выводы корпуса. Реализации двунаправленных выводов.
Квази-двунаправленность, подтягивающий резистор, открытый сток, открытый
исток.
Гарвадская архитектура. Независимость разрядности операционного устройства от
разрядности слова команды. Разделение шин программной памяти и памяти данных.
Повышение производительности микропроцессора совмещением операций над данными
и выборкой командного слова. Адресное пространство контроллера. Страничная
(банковая) организация памяти. Аппаратный кэш. Отображение физической памяти
PIC16xXX на адресное пространство. Канальная архитектура на примере ППЗУ.
Система команд. Классификация системы команд предлагаемая фирмой MicroChip,
сравнение с классификацией данной для i8080. Структура слова команды.
Операции с битами. Понятие Булевого процессора. Система прерываний, отличия
от i8080.
Средства и методика разработки программного обеспечения для микроконтроллеров.
Механизмы защиты программного кода от копирования.
Микропроцессоры общего назначения на примере ядра ARM7. Многозадачность.
Организация защиты программ. Устройство управление памятью (MMU), сегменты и
страницы. Режимы пользователя и супервизора, режим обработки исключений.
Конвеер, RISC и CISC процессоры. Сбои в работе конвеера, предсказание,
условное исполнение команды. Кэш.
Арифметика с плавающей точкой, стандарт IEEE-754. Сопроцессор и арифметическое
расширение процессора (в сравнении с i8087).
Методы сокращения объема кода программы. Система команд транспьютера, система
команд Thumb процессора ARM.
Средства интеграции микропроцессорных систем.
Шинная архитектура. Обоснование специализации шин. Понятие чипсета. Пример
чипсета для ЭВМ на базе i8080. Шина памяти. Шина видеоконтроллера. Шина
периферии. Примеры: архитектура PC, модульный стандарт VME. Универсальная
шина расширения ISA, микропроцессорные системы в стандартах PC104,
микро-PC. Мезонинные технологии - IndustrialPack. Конструктивы
микропроцессорных систем Евромеханика.
Канальная архитектура. Предпосылки к широкому применению последовательных
линий связи. Физические характеристики последовательных линий связи. Оптика,
медь, радиоканал. Способы кодирования сигналов. Двух и трех уровневое
кодирование. Уравновешенный код. Самосинхронизирующийся код на примере
Манчестер II.
Топология последовательных линий связи. Механизмы арбитража доступа к линии
связи. Гарантированное время передачи информации. Доставка с подтверждением.
Влияние механизма подтверждения на скорость передачи.
Стандарты интеграции систем по канальной технологии: SPI, I2C,
RS232,(422,485), USB, Ethernet, mil1.std1553b
ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
(3 курс, 5 семестр, 36 часов, экзамен)
Ст преподаватель Юрий Васильевич Коваленко
Программа курса лекций
Введение. Цели и темы курса. Цифровые интегральные схемы, аналоговые
ИС, гибридные и пленочные ИС. Технология изготовления ЦИС. Составляющие
стоимости ЦИС. Понятие логического уровня. Схемотехника и электрические
характеристики базовых логических элементов в КМОП и ТТЛ технологиях.
Коэффициент расширения по выходу, его зависимость от частоты для КМОП ИС.
Конструктивное исполнение ЦИС.
Формальное описание электрических схем. Различия комбинаторных и
последовательностных схем. Множественность представлений Булевой функции,
каноническая форма. Универсальный способ аппаратной реализации канонической
формы Булевой функции на примере ИС ПЛМ 556РТ1. Приемы минимизации аппаратных
затрат. Минтермы и Р-термы. Карты Карно. Возможности и ограничения алгоритмов
минимизации аппаратных затрат в современных САПР.
Этапы разработки комбинаторных электрических устройств и набор требуемой
документации. Стандартные конструктивы. Принципиальная схема. Разработка
печатной платы. Подготовка документации для программирование ИС ПЛМ. Формы
представления программы: таблица, принципиальная схема из библиотечных
элементов, языки описания аппаратуры (HDL). Пример табличного описания схемы
управления механическими воротами. Набор библиотечных комбинаторных схем:
логические элементы, групповые логические элементы, коммутирующие элементы.
Реализация арифметических операций. Понятие состояния. Связь между состоянием
и числом. Способы представления целых чисел. Двоичный, двоично-десятичный
код, код Грея. Представления целых чисел со знаком. Операция арифметического
суммирования чисел в дополнительном коде. Условие достоверности результата
суммирования. Рекурсивный характер булевой функции результата арифметической
операции суммирования для двоичного разряда. Последовательный сумматор,
параллельный сумматор, схема ускоренного переноса. Набор библиотечных
арифметических комбинаторных схем: сумматор, компаратор, АЛУ, сдвигатели.
Табличная форма реализации простейшего АЛУ на ПЛМ.
Последовательностные схемы. Связь длительности состояния и тактовой частоты.
Однобитная последовательностная схема - триггер. T,RS,D,JK триггер. Регистр.
Формальное описание последовательностной схемы -автомат Милли, автомат Мура.
Формы представления алгоритмов функционирования автомата: набор таблиц,
графф, диаграмма, программа HDL. Реализация автомата Милли на регистре и
комбинаторной логике. Структура программируемой ЦИС на примере 22v10. Набор
библиотечных последовательностных схем: регистр, регистр-защелка, сдвиговый
регистр, регистровый файл, асинхронный и синхронные счетчики. Реализация
светофора на 22v10: выбор тактовой частоты, формирование табличной формы
представления программы.
Запоминающие устройства ассоциативного типа, ЗУ последовательного доступа, ЗУ
произвольного доступа. ОЗУ, ПЗУ масочного типа, однократно программируемые
ПЗУ, ПЗУ с возможностью перезаписи, ЕППЗУ с групповым программированием
(flash). ОЗУ статического и динамического типа. Структура ЗУ произвольного
доступа. Диаграммы циклов чтения и записи ОЗУ. Факторы, определяющие
быстродействие ЗУ. Страничная организация, групповое чтение, синхронный
режим.
Процессор как последовательностная схема с выборкой условий из памяти.
Формальное описание процессора как операционного устройства (ОУ) и
управляющего автомата (УА). Программа. КОП и операнды. Режим адресации. Одно,
двух и трех адресная форма бинарных операций. Шина данных, шина адреса, шина
управляющих сигналов и их связи с УА и ОУ. Разработка простейшего процессора
на программируемой ЦИС: формирование системы команд, синтез УА, разработка ОУ
на основе регистрового файла и АЛУ.
Литература
П. Хоровиц, У. Хилл. Искусство схемотехники (пер. с англ. ) Изд. 5-е,
перераб. - 704 с. ISBN 5-03-003315-7/0-521-37095-7/5-03-003395-5/0-521-37
~99. 01. 12/138
Стешенко В. Б. EDA: Практика автоматизированного
проектирования радиоэлектронных устройств
- 768 с. ISBN 5-94740-001-4 ~92. 04. 08/014 изд. Нолидж
Угрюмов Е.П. Цифровая схемотехника. изд. БХВ-Санкт-Петербург 2000.
Стешенко Б. ПЛИС фирмы ALTERA: элементная база, система проектирования и языки
описания аппаратуры. Изд. Додэка 2002
ISBN 5-94020-033-1 576 страниц
Антонов А. Язык описания цифровых устройств AlteraHDL изд. РадиоСофт 2002
ISBN 5-93037-052-4 221 страниц