ПОЛУЗАКАЗНЫЕ БИС НА БМК «Технологический центр» Научно-производственный комплекс

Научно-производственный комплекс
«Технологический центр»
ПОЛУЗАКАЗНЫЕ БИС НА БМК
Июнь 2015г.
Главный конструктор направления ИМС, к.т.н. А.Н. Денисов
СРЕДСТВА ПРОЕКТИРОВАНИЯ
ПОЛУЗАКАЗНЫХ МИКРОСХЕМ НА БМК
Средства проектирования и прототипирования
3
Параметризованная библиотека ячеек
Сторонние
Verilog
САПР
САПР
«Ковчег»
Verilog
netlist
S.Verilog
Verilog
Информация для изготовления БМК
САПР
ПЛИС
САПР «Ковчег 3.0»
4
САПР «Ковчег» представляет собой интегрированную систему
автоматизированного проектирования:
- схемотехнический графический редактор (описание либо на
вентильном уровне, либо на Verilog и SystemVerilog);
- подсистема функционально-логического моделирования;
- совмещенная подсистема размещения ячеек (заполнение до
95%);
- синтез топологии (с учетом списков цепей приоритетной
разводки);
- подсистема верификации;
- подсистема расчета
топологии;
- подсистема аттестации
(в зависимости от значений
внешних воздействующих
факторов и
топологического разброса);
Направление развития САПР
5
 САПР «Ковчег 3.0» (для серии 5503 и 5507):
o свободное распространение через сайт ASIC.RU
o 4 книги + инсталляционный диск
 САПР «Ковчег 4.*» для новых серий БМК до 2 млн. вентилей:
o 64-разрядная ОС (32 Гбайт ОЗУ)
o синтез схем с языка высокого уровня (System Verilog) в RTL
o разработка топологии в формате GDSII
o покрытие RTL – описания библиотечными элементами
o подсистема формирования сложно-функциональных блоков
o реализация моделирования на поведенческом уровне и
уровне RTL
 САПР «Ковчег 5.*» для СнК на БК:
o подсистема формирования сложно-функциональных блоков
o подсистема компоновки базового кристалла
Версия САПР «Ковчег 3.0»
6
Библиотека базовых логических ячеек
7
Состав: 286 ячеек:
• буферы BUF
• инверторы INV
• компараторы COMP
• логические элементы
типовая функция AND, NAN, OR, NOR, XOR, XNOR
составная функция АОI, OAI
• мультиплексоры MX
• периферийные ячейки IA, ID, OA, OD, IO
• драйверы DRV
• сумматоры ADD
• триггеры RS
• триггеры с записью по уровню LD
• триггеры с записью по фронту FС, FD, FТ
• триггеры регистра сдвига SR
• триггеры сканирования SFD
• триггеры Шмитта TS, TSTTL
• ячейки доопределения DOWN, UP
- 7 типов;
- 3 типа;
- 4 типа;
- 34 типа;
- 32 типа;
- 4 типа;
- 36 типов;
- 8 типов;
- 2 типа;
- 12 типов;
- 12 типов;
- 101 тип;
- 9 типов;
- 14 типов;
- 6 типов;
- 2 типа.
Библиотека базовых логических ячеек
Троированные триггера
8
Состав: 101 ячейка:
•
•
•
•
•
триггеры RSМ
триггеры с записью по уровню LDМ
триггеры с записью по фронту FСМ, FDМ, FТМ
триггеры регистра сдвига SRМ
триггеры сканирования SFDМ
- 12 типов;
- 12 типа;
- 101 тип;
- 9 типов;
- 14 типов.
Библиотека базовых специальных ячеек
9
Состав: 56 элементов:
•буферы с третьим состоянием BUFЕ, BUFТ
- 2 типа
•инверторы с третьим состоянием INVЕ, INVТ
- 2 типа;
•Мультиплексор аналоговый MXА
- 1 тип;
•Демультиплексор DMX
- 1 тип;
•периферийные ячейки без верхних защитных диодов IA, ID, IO
- 15 типов;
•специальные периферийные элементы
- 21 тип;
•цифро-аналоговые компараторы ACMB
- 10 типов;
•операционные усилители OPAMR
- 2 типа;
• ключи аналоговые SWE
- 2 типа.
Библиотека типовых функциональных узлов
10
Состав: 206 узлов:
• сложные логические функции от 4, 5, 6 переменных
- 71 тип;
• компараторы 4, 8 и 16 разрядные
- 6 типов;
• сумматоры 4, 8 и 16 разрядные
- 6 типов;
• шифраторы 2, 3 и 4 разрядные
- 7 типов;
• дешифраторы 2, 3 и 4 разрядные
- 10 типов;
• регистры с записью по уровню 2, 4, 8 и 16 разрядные - 12 типов;
• регистры с записью по фронту 2, 4, 8 и 16 разрядные - 20 типов;
• регистры сдвиговые 2, 4, 8 и 16 разрядные
- 28 типов;
• счётчики синхронные 2, 3, 4, и 8 разрядные
- 23 типа;
• счётчики десятичные
- 6 типов;
• счётчики Джонсона 4, 5 и 8 разрядные
- 17 типов.
Описание библиотеки 5503
11
Библиотека сложно-функциональных блоков
12
Библиотека СФ блоков на данный момент отсутствует.
СФ-блоки разрабатываются специалистами НПК «Технологический центр»
инициативно и формируются из узлов разрабатываемых микросхем.
В
библиотеку
включаются
только
аттестованные
СФ-блоки,
функционирование которых подтверждено по результатам изготовления и
испытаний в составе тестовых или заказанных специализированных
микросхем.
Состав библиотеки будет определяться потребностями
потенциальных заказчиков микросхем.
Технология БМК – ПЛИС - БМК
13
.
Семейство имитаторов БМК для
прототипирования проектов микросхем
14
Требования к
имитаторам:

функциональная и
параметрическая
эквивалентность
разрабатываемой
микросхеме;

конструктивное
соответствие
расположению
выводов
прототипируемых
микросхем.
Анализатор функционирования имитатора
15
Средства проектирования и прототипирования
16
Интегрированное рабочее место проектировщика
Этапы освоения БИС на БМК
17
Библиотеки
Ячейки, ТФУ
Образцы
Документация
Квалификационные
испытания тестовых БИС
Утверждение ТУ
Перечень МОП
СФ-блоки
Макетные
образцы
Тестовые БИС с СФблоками
Опытная партия с
контролем «ВП»
Серийные образцы
Заключение заказчика
Внесение БИС в ТУ
КОНТАКТНАЯ ИНФОРМАЦИЯ
124498, МОСКВА, ПР.4806, Д.5, МИЭТ,
НПК «ТЕХНОЛОГИЧЕСКИЙ ЦЕНТР»
ТЕЛЕФОН: +7 (499) 720-8992
ФАКС: +7 (495) 913-21-92
HTTP://WWW.ASIC.RU, СПЕЦБМК.РФ
E-MAIL: A.Denisov@TCEN.RU
СПАСИБО ЗА ВНИМАНИЕ