Заключительная презентация
реклама
Масштабирование, микроминиатюризация и физические ограничения в полупроводниковой микроэлектронике Эволюция базовых элементов кремниевых интегральных схем МОП транзистор Схема МОП транзистора КМОП транзистор Технология производства комплементарных МОП транзисторов заключается в формировании n- и p- канальных транзисторов на одном кристалле Затвор Al (поликристаллический кремний) SiO2 КМОП транзистор Инвертор на основе КМОП транзистора Топология КМОП инвертора КМОП транзистор Металлические межэлементные соединения уровня M1 Контакты КМОП СБИС Слой M5 (толщина 1900 нм) Уровень базового матричного кристалла Слой M4 (толщина 1325 нм) Слой M3 (толщина 900 нм) Слой M2 (толщина 900 нм) Уровень логических элементов Слой M1 (толщина 480 нм) Транзисторный уровень Поперечный разрез КМОП ИМС. На рисунке показаны пять соединительных металлических слоев, связывающих между собой элементы схемы. Масштабирование МОП ИМС Параметры МОПТ Коэффициент масштабирования Длина канала L 1/αМ Ширина канала Z 1/αМ Толщина оксида dox 1/αМ Глубина p-n перехода hj 1/αМ Концентрация примеси Nпр Напряжение питания UDD αМ 1/αМ Результат масштабирования Электрическое поле в оксиде Eox Коэффициент масштабирования 1 Ширина ОПЗ Loj 1/αМ Емкость затвора Cox 1/αМ Задержка сигнала tзр 1/αМ Мощность постоянного тока Pстат 1/α2М Динамическая мощность Pдин 1/α2М Фактор качества F=Ptзр 1/α2М Площадь затвора Aзат 1/α2М Плотность тока J αМ Плотность мощности P/A 1 Сопротивление межсоединений r αМ Постоянная времени межсоединений rC 1 Падение напряжения на линии 1 Обобщенный размер для проектирования топологии 2λ λ =2,5 δ δ - предельное разрешение литографии 2λ Топология контактной маски Масштабирование биполярных транзисторов Значительное уменьшение размеров биполярных транзисторов невозможно Зависимость вероятности отказа транзистора (p1) и чипа (pCHIP) от размера эмиттера при отказе каждого 2-го, 4-го, 8-го, 16-го и одного разряда в чипе ИМС Эволюция размеров и микроминиатюризация параметров МДП-приборов Параметр прибора n-МОП с обогащенной нагрузкой 1972 n-МОП с обедненной нагрузкой 1976 Высококачественный МОП 1979 МОП Коэффициент изменения 1980 Длина канала L, мкм 6 6 3,5 2 N-1 Поперечная диффузия LD, мкм 1,4 1,4 0,6 0,4 N-1 Глубина p-n переходов x, мкм 2,0 2,0 0,8 0,8 N-1 Толщина затворного окисла dox, мкм 0,12 0,12 0,07 0,04 N-1 Напряжение питания Vпит, В 4-8 3-7 2-4 N-1 Минимальная задержка вентиля τ, нс 12-15 4 1 0,5 N-1 Мощность на вентиль P, мВт 1,5 1 1 0,4 N-2 Произведение быстродействия на мощность, пДж 18 4 1 0,2 N-3 4-15 Микроминиатюризация процессоров Intel Модель 4004 8008 8080 8086 286 386 486DX Pentium Pentium II Pentium III Pentium 4 Год выпуска 1971 1972 1974 1978 1982 1985 1989 1993 1997 1999 2000 Транзисторы 2 250 2 500 5 000 29 000 120 000 275 000 1 180 000 3 100 000 7 500 000 24 000 000 42 000 000 Тех.процесс 10 мкм 10 мкм 6 мкм 3 мкм 1,5 мкм 1,5-1 мкм 1-0,6 мкм 0,8-0,35 мкм 0,35-0,25 мкм 0,25-0,13 мкм 0,18-0,13 мкм Тактовая частота 108 kHz 200 kHz 2 MHz 5-10 MHz 6-12,5 MHz 16-33 MHz 25-100 MHz 60-200 MHz 233-450 MHz 450-1300 MHz >1400 MHz Микроминиатюризация процессоров Intel Физические ограничения микроминиатюризации Параметр Физическое ограничение Минимальная величина одного элемента, 0,03 нм Статистические флуктуации легирования подложки, разрешение фоторезиста, космические лучи и радиоактивность, конечная ширина p-n перехода Толщина подзатворного диэлектрика, 2,3 нм Туннельные токи через диэлектрик Минимальное напряжение питания 0,025 В Тепловой потенциал kT/q Минимальная плотность тока, 10-6 А/см2 Дискретность заряда электрона, флуктуации встроенного заряда Минимальная мощность, 10-12 Вт/элемент при f=1 кГц Шумы, тепловая энергия, диэлектрическая постоянная Предельное быстродействие, 0,03 нс Скорость света Физические ограничения микроминиатюризации Параметр Физическое ограничение Максимальное напряжение питания Пробой подзатворного диэлектрика, смыкания областей истока и стока Максимальное легирование подложки Туннельный пробой p-n перехода стока Максимальная плотность тока Электромиграция, падения напряжения на паразитных сопротивлениях контактов Максимальная мощность Теплопроводность подложки и компонентов схемы Количество элементов на кристалл, 109 Совокупность всех ранее перечисленных ограничений Уменьшение длины канала Год Тех.процесс Длина затвора 1993 0,50 0,50 1995 0,35 0,35 1997 0,25 0,20 1999 0,18 0,13 2001 0,13 0,07 2003 0,10 0,05 2005 0,07 0,03 Уменьшение размеров транзистора 10 Длина канала, мкм 1 0,1 0,01 1970 1980 1990 2000 2010 2020 Уменьшение толщины подзатворного диэлектрика Важным параметром, ограничивающим уменьшение размеров подзатворного диэлектрика, является величина туннельного тока из затвора в канал транзистора Зависимость плотности тока через затвор от величины напряжения на затворе для различных толщин диэлектрика Изменение толщины подзатворного диэлектрика 10 5 Толщина диэлектрика, нм 1 1990 1995 2000 2005 Уменьшение толщины подзатворного диэлектрика Для создания сверхтонких слоев позатворного диэлектрика (вплоть до 1 атома) при сохранении приемлемой величины тока утечки необходимо использовать материалы с более высокой величиной диэлектрической проницаемости Материал Комментарии Si3N4 Небольшое преимущество по сравнению c SiO2. На завершающей стадии. Ta2O5 Необходим промежуточный слой SiO2. Невозможность использования поликристаллического затвора. Идут исследования (S. Kamiyama). TiO2 Необходим промежуточный слой SiO2. Невозможность использования поликристаллического затвора. Идут исследования (S. A. Campbell). BST Необходим слой SiO2. Невозможность использования поликристаллического затвора. Начаты исследования. Уменьшение толщины подзатворного диэлектрика По мнению представителей корпорации Intel, существует теоретическая возможность создать работающий транзистор с толщиной подзавторного диэлектрика, равной размерам одного атома. 1,2 нм SiO2 Транзистор, изготовленный Intel по технологии 90 нм Возможные направления для дальнейшей миниатюризации и повышения быстродействия Уменьшение толщины подзатворного диэлектрика Наращивание областей истока/стока Технология «Кремний-на-изоляторе» (SOI) Транзистор с SiGe-каналом Наращивание областей истока/стока (SDE – Source/Drain Extension) Наращивание областей истока и стока позволяет предотвратить деградацию характеристик полевого транзистора и уменьшает вероятность пробоя подзатворного диэлектрика. Технология SOI (Кремний на изоляторе) Создание дополнительного слоя SiO2 сокращает паразитные емкости, а следовательно, позволяет добиться более высокой скорости переключения транзистора. МОП транзистор с SiGe каналом Применение SiGe канала увеличивает скоростные характеристики транзистора за счет более высокой подвижности дырок. Однако преимущество уменьшается при сокращении длины канала. Транзисторы, созданные в лабораториях Intel 30 нм 20 нм Декабрь 2000 Июнь 2001 15 нм Декабрь 2001 Размеры современного МОП транзистора сравнимы с размерами молекулы ДНК Ген 198984-226 Поперечный размер – 10 нм МОП транзистор с длиной канала L=30 нм Заключение К 2010 году следует рассчитывать на появление транзистора со следующими характеристиками: • Размер транзистора: 0,03 мкм • Длина затвора: 13 нм • Рабочее напряжение: 0,6 – 0,75 В • Частота переключения: до 2,6 ТГц
