базового логического элемента

СТРУКТУРА
ПРЕЗЕНТАЦИИ:
 ОБЩИЕ СВЕДЕНИЯ ЦИС
 БАЗОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СЕРИЙ
ДИОДНО-ТРАНЗИСТОРНОЙ ЛОГИКИ
 БАЗОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СЕРИЙ
ТРАНЗИСТОРНО-ТРАНЗИСТОРНОЙ ЛОГИКИ
 БАЗОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СЕРИЙ
ЭМИТТЕРНО-СВЯЗАННОЙ ЛОГИКИ
 БАЗОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СЕРИЙ НА
КМДП-ТРАНЗИСТОРАХ
Общие сведения ЦИС
►
Цифровые интегральные схемы (ЦИС) выпускают сериями.
►
В состав каждой серии входят ЦИС, имеющие единое
конструктивно-технологическое исполнение, но относящиеся
к различным подгруппам и видам.
►
В серии может быть также несколько ЦИС одного вида,
различающихся, например, числом входов или нагрузочной
способностью.
►
Чем шире функциональный состав серии, тем в большей
степени она обеспечивает выполнение требований к ЭВМ в
отношении компактности, надежности и экономичности
►
Большинство серий, выпускаемых промышленностью,
относятся к потенциальным. При этом сигнал на входе и
выходе ЦИС представляется высоким и низким уровнями
напряжения. Указанным двум состояниям сигнала ставятся в
соответствие значения «1» и «0».
►
Система электрических параметров ЦИС (статические и
динамические) характеризует свойства ЦИС в серии.
►
Эксплуатационные параметры ЦИС в серии характеризуют
их работоспособность в условиях воздействия окружающей
среды.
К ним относятся:
а) диапазон рабочих температур
б) допустимые механические нагрузки (вибрации,
удары, линейные ускорения)
в) граница допустимого изменения атмосферного
давления
г) наибольшая влажность
►
В состав серии, как правило, включают логические ЦИС,
выполняющие различные логические операции: И, ИЛИ, НЕ,
И-НЕ и др., а также логические ЦИС одного вида, имеющие
2, 3, 4, 6, 8 входов.
►
Разработка каждой серии ЦИС начинается с базового
логического элемента — основы всех элементов, узлов и
устройств серии (логических элементов, триггеров,
счетчиков, регистров и т. д.).
►
Как правило, базовые логические элементы выполняют либо
операцию И-НЕ, либо операцию ИЛИ-НЕ, поскольку обладают
функциональной полнотой.
►
Разнообразие типов базовых элементов объясняется тем, что
каждый из них имеет свои достоинства и свою область
применения.
БАЗОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СЕРИЙ
ДИОДНО-ТРАНЗИСТОРНОЙ логики
►
Серии элементов диодно-транзисторной логики (ДТЛ) включают
следующий перечень номеров: 104, К104, 109, К109, 121, К121,
128, К128, 146, К146, 156, 202, 215, К217, 218, 221, 240, К511.
►
Логика работы. Базовый логический элемент серий ДТЛ
является элементом Шеффера (элемент И-НЕ) и реализует
операцию логическое умножение с отрицанием. Он всегда
представляет собой двоичный логический элемент «1», кроме
случая, когда «1» присутствует на всех входах одновременно.
Ниже приведена таблица, которая реализует логику работы
элемента Шеффера на три входа. Данная таблица называется
таблицей состояний.
x1
0
0
0
0
1
1
1
1
x2
0
0
1
1
0
0
1
1
x3
0
1
0
1
0
1
0
1
y
1
1
1
1
1
1
1
0
x1 , x 2 , x3 - входы
y - выход
Логическое уравнение работы
элемента, составленное на
основании таблицы,
записывается в виде y  x1 x2 x3
АНАЛИЗ СТАТИЧЕСКОГО РЕЖИМА РАБОТЫ
На рис 3.1,a приведена принципиальная электрическая схема
элемента ДТЛ.
UИП1
UИП2
R1
R3
к
Д1
Х1
а
Д4
Д5
б
T
Д2
Х2
R2
Д3
Х3
рис 3.1,a
у
UИП3
В этой схеме диоды Д1...Д3 и резистор R1 образуют конъюнктор,
а транзистор Т и резисторы R2 , R3 — инвертор. Диоды Д4, Д5
выполняют функцию связи между конъюнктором и
инвертором.
Диоды Д1...Д3 должны иметь:
- минимальное сопротивление в проводящем состоянии
(падение напряжения на них от проходящего тока должно
быть минимальным, что повышает статическую
помехоустойчивость элемента);
достаточно высокое обратное пробивное напряжение, так как
в процессе работы схемы диоды могут смещаться в обратном
направлении;
- малые емкости и достаточно малое время восстановления
обратного сопротивления, так как процессы перезаряда
емкостей и рассасывание зарядов во входных диодах могут
вносить значительный вклад в среднее время задержки схемы.
►
Резистор R1 является частью конъюнктора и определяет в
значительной мере мощность потребления схемы и среднюю
задержку. Паразитная емкость резистора должна быть как
можно меньше.
►
Резистор R2 обеспечивает подачу напряжения смещения на
базу транзистора, т.е. удерживает транзистор в запертом
состоянии. Его выбирают таким, чтобы при насыщении
транзистора через резистор R2 протекал бы ток, равный
10...20 % от тока базы насыщенного транзистора. В некоторых
схемах в целях экономии мощности U ип3 и R2 исключают.
►
Резистор R3 в быстродействующих схемах:
- ускоряет заряд паразитной емкости нагрузки при
запирании транзистора и обеспечивает получение меньшего
времени выключения;
- уменьшает выходное сопротивление схемы,
обеспечивает определенную защиту от возникновения помех
на выходе схемы при закрытом транзисторе;
- благодаря ему образуется постоянная составляющая тока
коллектора транзистора, когда последний находится в
открытом состоянии, что предохраняет транзистор от
чрезмерного перевозбуждения при насыщении.
Но несмотря на все перечисленное выше, наличие резистора R3
не обязательно. Существуют схемы элементов, где резистор
отсутствует.
►
Диоды Д4, Д5 называются диодами смещения. Они не
выполняют никаких логических функций и предназначены для
смещения уровня напряжения в точке б относительно
напряжения в точке а за счет постоянного падения напряжения
на диодах Д4, Д5. Наличие диодов Д4, Д5 обеспечивает
надежное запирание транзистора в том случае, если хотя бы на
одном из входов схемы действует низкий уровень напряжения
U 0 . В динамическом режиме постоянная времени рассасывания
для смещающих диодов должна быть значительно больше, чем
для транзисторов. Благодаря этому через них может проходить
значительный ток, рассасывающий избыточный заряд в
транзисторе и уменьшающий задержку выключения схемы.
В данном случае «1» соответствует уровень напряжения
0
U 1  U ип 2 , «0» - уровень напряжения U  U кэ.нас транзистора
Т.
►
►
►
Принципы работы. При одновременной подаче на все входы
уровня напряжения U 1 диоды Д1…Д3 запираются, а
транзистор Т переходит в область насыщения за счет тока,
протекающего от U ип1 через R1 .При этом на выходе схемы
0
появляется уровень напряжения U .
0
Если хотя бы на одном входе (например X 1 ) имеет место U ,
то ток от U ип1 через R1, Д1 втекает во входную цепь.
0
Напряжение в точке «а» при этом снижается до U a  U  U д ,
диоды Д4, Д5 переходят в режим отсечки за счет
особенностей ВАХ и транзистор запирается. На выходе
1
уровень напряжения U .
Выключение транзистора осуществляется обратным током
базы, протекающим через диоды Д1, Д4, Д5 и выход
предыдущего элемента.
На рис. 3.1, б приведена схема ДТЛ с диодами и
транзисторами Шотки (ДТЛШ). Дополнительный диод Шотки
Д4 служит для ускорения запирания транзистора Т4 при
переключении схемы из состояния «1» в состояние «0» на
выходе.
UИП
T3
Х1 Д1
Д4
T4
Х2 Д2
у
T1
Х3 Д3
T5
T2
►
►
рис 3.1,б
Недостаток ДТЛШ — большая стоимость по сравнению с
элементом ДТЛ за счет более сложной технологии.
Элементы ДТЛШ — перспективная элементная база для ЦИС
среднего быстродействия.
БАЗОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СЕРИЙ
ТРАНЗИСТОРНО-ТРАНЗИСТОРНОЙ ЛОГИКИ
►
►
Основные характеристики и параметры. Основные серии
элементов ТТЛ включают следующий перечень номеров:
а) 133, 155, К155, КМ155 — получившие название «стандартные
серии»;
б) 130, К131, 599 — серии с «высоким быстродействием»;
в) 134, 158 — «микромощная серия»;
г) 530, К531, 1531, 1533 — серии «с диодами Шотки» высокого
быстродействия с малым потреблением мощности;
д) К555, 533 — «микромощная серия с диодами Шотки»,
Элемент ТТЛ появился как результат развития элемента ДТЛ
благодаря замене матрицы диодов многоэмиттерным
транзистором (МЭТ), представляющим собой интегральный
прибор, объединяющий свойства диодных логических схем и
транзисторного усилителя.
►
Функция «И» в МЭТ выполняется в общих для нескольких
эмиттеров базовой и коллекторной областях. Основное
структурное отличие МЭТ от обычных транзисторов в том, что
он имеет несколько эмиттеров, расположенных таким
образом, что прямое взаимодействие между ними через
разъединяющий их участок пассивной базы практически
исключается.
►
Многоэмиттерный транзистор представляет собой
совокупность нескольких транзисторных структур, имеющих
общий коллектор и общую базу и непосредственно
взаимодействующих друг с другом только за счет движения
основных носителей.
►
Логика работы. Базовый логический элемент серий ДТЛ, как
и в ДТЛ, является элементом Шеффера (элемент И-НЕ) и
реализует операцию логическое умножение с отрицанием. Он
всегда представляет собой двоичный логический элемент «1»,
кроме случая, когда «1» присутствует на всех входах
одновременно.
Ниже приведена таблица, которая реализует логику работы
элемента Шеффера на три входа. Данная таблица называется
таблицей состояний.
x1
0
0
0
0
1
1
1
1
x2
0
0
1
1
0
0
1
1
x3
0
1
0
1
0
1
0
1
y
1
1
1
1
1
1
1
0
x1 , x 2 , x3 - входы
y - выход
Логическое уравнение работы
элемента, составленное на
основании таблицы,
записывается в виде y  x1 x2 x3
Минимальное число вхдов,
которое может быть, равно
двум.
АНАЛИЗ СТАТИЧЕСКОГО РЕЖИМА РАБОТЫ
На рис 3.2 приведена принципиальная электрическая схема
элемента ТТЛ.
R1
R2
R4
R1
МЭТ
К
Т2
Т1
Х1
Нагрузка
МЭТ
Д
Х2
iз
Х3
Т3
Э
+
iр
R3
Iн
Iн2
Cн
Двх
Iн1
y
Iнi
Iнк
рис. 3.2
U1вх
UИП
►
В этой схеме пунктиром показаны внешние элементы ТТЛ,
подключаемые к выходу основного элемента.
►
Схема состоит из двух частей:
- входная, реализующая функцию «И», содержит резистор
R1 и МЭТ;
- выходная, реализующая функцию «НЕ», содержит
сложный инвертор на транзисторах Т1…Т3. Последний состоит
из фазораспределяющего каскада (Т1, R2, R3),
предназначенного для противофазного переключения
транзисторов T2, T2 и выходного усилителя (T2, T3, Д, R4).
►
Транзистор Т1 выполняет также функцию диода смещения,
тем самым увеличивает порог переключения схемы, повышая
ее помехоустойчивость.
►
Количество входов у реальных схем К8. Увеличение
количества входов расширяет логические возможности схемы
элемента, однако ухудшает ее динамические параметры.
►
В зависимости от значения вытекающего тока транзистор Т2
может работать как в активном режиме, так и в режиме
насыщения. В большинстве серий транзистор Т2 работает в
активном режиме при небольших токах нагрузки.
►
Резистор R4 предохраняет Т2 и Д от перегрузки при
замыкании выхода элемента «на землю». Кроме того,
резистор R4 ограничивает ток в цепи коллектора транзистора
Т2 при переключении элемента.
►
Резистор R3 обеспечивает запирание транзистора T3.
Последний рассчитан на большой рабочий ток и имеет малое
время рассасывания. Через него ток нагрузок входит в схему
элемента.
►
Bыходной каскад обеспечивает малое время переключения
при значительных емкостях нагрузки.
►
Для базового логического элемента серий ТТЛ существуют
оптимальные отношения для сопротивлений резисторов:
R1/R2=2..4;
R2/R3=1..2;
R2/R4=10;
►
Сопротивление резистора R4 выбирается исходя из заданного
значения предельно допустимого тока транзисторов T2, T3 и
диода Д и обычно составляет:
R4 = 50...500 Ом.
АНАЛИЗ РЕЖИМОВ ВКЛЮЧЕНИЯ
На рис 3.3,а показан инверсный активный режим транзистора
э-б-к, находящегося в структуре МЭТ.
UэбM
UбкM
Iбм
Uввх
МЭТ
I’эм
I’КM
UнкM
рис 3.3, a
I ' эм  B'i I ' бм
I ' км  I ' бм  I ' эм  I ' бм (1  B'i )
B' i - инверсный коэффициент усиления по току для одного
эмиттера, когда остальные отключены
На рис 3.3,б показано инверсное включение МЭТ.
I’бм
I’вх
МЭТ
I’эм
I’эм
I’кM
Uввх
I’эм
рис 3.3, б
I 'км  I ' бм  КI ' эм  I ' бм (1  B'i К )
I ' вх  КI ' эм  КB'i I 'бм
К - количество входов
U”кM
На рис 3.3,в показан режим насыщения транзистора э-б-к.
I”бм
Iэ.пр
U”вх
Uввх
I ' ' эм  B' 'i I ' 'бм
I”кM = 0
I’эм
рис 3.3, в
I э.пр  I ' ' бм  I ' ' эм  I ' ' бм (1  B' 'i )
B ' ' i - инверсный коэффициент усиления по току для одного
эмиттера, когда остальные отключены
I э.пр - прямой ток через эмиттерный переход
На рис 3.3,г показан нормальный режим включение МЭТ.
I”бм
Uнвх
Uввх
Iэ.пр
I”вх
I”кM = 0
I”эм
рис 3.3, г
I э.пр  I ' ' бм ( К  1) I ' ' эм  I ' ' бм [1  B' 'i ( К  1)]
I ' ' вх  ( К  1) I ' ' эм
Приблизительно можно считать, что
B'i  B' 'i  0,01...0,005
Методика и пример расчета элемента ТТЛ с
корректирующей цепочкой.
+UИП
При рассмотрении методики и
примера расчета используется
принципиальная электрическая
схема на рис. 3.4.
R1
R2
R4
C0
МЭТ
Т2
Т1
Х1
C2
Д
Х2
C1
y
Т3
Х3
C3
R3
Двх
R5
Cб2
Т4
рис 3.4
Запишем исходные данные:
U ип  5 В – напряжение питания
К об,вх  2 – коэффициент объединения по входу
К раз  8 – коэффициент разветвления
К нас  1,5 – коэффициент насыщения транзисторов Т1…Т4
B  30 – коэффициент усиления транзисторов Т1…Т4
Bi  0,05 – инверсный коэффициент усиления МЭТ
Сн  30 пФ – емкость нагрузки
Рп.ср  20 мВт – средняя мощность потребления элемента в
статическом режиме
0
U вх0  U вых
 U 0  0,3 В – уровень напряжения
1
U вх1  U вых
 U 1  3,6 В – уровень напряжения
f п  8 МГц – частота повторения входных сигналов
f г  500 МГц – граничная частота усиления транзисторов Т1…Т4
t в0,1  5 нс – время перехода из состояния «0» в состояние «1»
1,0
t вх
 4 нс – время перехода из состояния «1» в состояние «0»
T  20 С – температура окружающей среды
U *  U бэМ  U бэ.насТ  U Д  0,7 В - падение напряжения на открытом
p-n-переходе транзистора и диода
U кэ.насТ  0,3 В – падение напряжения на переходе к-э
насыщенных транзисторов
U бкМ  0,4 В – напряжение б-к МЭТ
Также нам понадобятся следующие соотношения:
R1/R2=2..4;
R2/R3=1..2;
R2/R4=10;
R2=R5
РАСЧЕТ СТАТИЧЕСКИХ ПАРАМЕТРОВ
1)
Зададим отношение R1/R2=2,5 и определяем:
R2=R1/2,5
2)
Используя нижнюю формулу и выражение (1) находим R1 :
Рп.ср
(1)
(U ип  3U * ) (U ип  U кэ.насТ1  U * ) (U ип  U *  U вх0 )
[


]
R1
R2
R1

U ип ;
2
20 *10 3
(5  3 * 0,7) 2,5(5  0,3  0,7) (5  0,7  0,3)


]
R1
R1
R1

* 5;
2
[
8 *10 3 R1  (5  3 * 0,7)  2,5(5  0,3  0,7)  (5  0,7  0,3);
R1 
16,9
* 10 3  2,1 кОм
8
(2)
3)
Из (1) и (2) находим R2:
R2=R1/2,5=2,1/2,5=0,84 кОм
4)
Зададим отношение R2/R3=1,5 и определим R3:
R3=R2/1,5=0,56 кОм
5)
(4)
Зададим отношение R2/R4=10 и определим R4:
R4=R2/10=84 Ом
6)
(3)
(5)
Поскольку R2=R5, то присваиваем значение резистора R2
резистору R5:
R5=R2=0,84 кОм
(6)
7)
Определяем входной ток логической «1» (через каждый
закрытый эмиттерный переход):
1
вх
Bi (U ип  U бкМ  U бэ.насТ3 )

R1
1
вх
0,05(5  0,4  0,7)

 92 мкА
3
2,1 *10
I
I
8)
Определяем входной ток логического «0» (один эмиттерный
переход открыт, другие - закрыты):
0
(
U

U

U
0
ип
бкМ
вх )
I вх 
* [1  Bi ( К об.вх  1)]
R1
(5  0,7  0,3)
4,2
I вх0 
*
[
1

0
,
05
(
2

1
)]

 2 мА
3
3
2,1 *10
2,1 *10
9)
(7)
Определяем напряжение порога переключения:
(8)
U пор  2U *  U кэ.насМ  2 * 0,7  0,3  1,1 В
(9)
10) Определяем запас помехоустойчивости по уровню «0»:
0
U п  2U *  U кэ.насМ  U вых
 2 * 0,7  0,3  0,3  0,8В
11)
(10)
Определяем запас помехоустойчивости по уровню «1»:
1
U п  U вых
 2U *  U кэ.насМ  3,6  2 * 0,7  0,3  1,9 В
(11)
12) Определяем ток, потребляемый элементом в состоянии «0»
на выходе:
U ип  3U * U ип  U кэ.насТ1  U бэ.насТ3
I 

R1
R2
5  3 * 0,7 5  0,3  0,7
I п0 

 6,1мА
3
3
2,1 *10
0,84 *10
0
п
(12)
13) Определяем ток, потребляемый элементом в состоянии «1»
на выходе:
0
U

U

U
5  0,7  0,3
бэМ
вх
I п1  ип

 1,9 мА
3
R1
2,1*10
(13)
14) Определяем мощность потребления элемента в состоянии
«0» на выходе:
Рп0  I п0U ип  6,1 * 5  30,5 мВт
(14)
15) Определяем мощность потребления элемента в состоянии
«1» на выходе:
Рп1  I п1U ип  1,9 * 5  9,5мВт
(15)
16) Определяем из (14) и (15) среднюю мощность потребления
элемента (должны получить 20 мВт, как задано в исходных
данных):
Рп.ср  ( Рп0  Рп1 ) / 2  (30,5  9,5) / 2  20мВт
(16)
17) Определяем коэффициент разветвления для состояния «0»
на выходе элемента:
К
0
раз
*
*
*
B (1  К об ,вх Bi )(U ип  3U )  R1 / R 2(U ип  U )  ( R 2 / R3)U

*
К нас
[1  ( К раз  1) Bi ](U ип  U * )
К
0
раз
30 (1  2 * 0,05)(5  3 * 0,7)  2,5(5  0,7)  1,5 * 0,7

*
 44
1,5
[1  (8  1)0,05](5  0,7)
(17)
18) Определяем коэффициент разветвления для состояния «1»
на выходе элемента ( U остМ  0,25B ):
1
К раз
В  1 R1 U ип  4U *  U п-  U остМ

*
*
Bi
R2
U ип  U *
1
К раз

30  1
5  4 * 0,7  1,9  0,25
* 2,5 *
 18
0,05
5  0,7
(18)
19) Определяем выходное сопротивление элемента при низком
напряжении на входе (Uвх < Uпор):
Rвх0  R1  2,1 кОм
(19)
20) Определяем входное сопротивление элемента при высоком
напряжении на входе (Uвх > Uпор):
1
Rвх
 Rут  100 кОм
Rут - сопротивление утечки
(20)
21) Определяем выходное сопротивление элемента для
состояния «1» на выходе в случае, когда транзистор Т2
работает в активном режиме:
1
вых
R
R2
840


 27 Ом
1  B 1  30
(21)
22) Определяем выходное сопротивление элемента для
состояния «1» на выходе в случае, когда транзистор Т2
работает в режиме насыщения:
R
1
вых.нас
R2R4
840 * 84


 76 Ом
R 2  R 4 840  84
(22)
23) Определяем выходное сопротивление элемента для
состояния «0» на выходе:
0
Rвых
 rкТ 3  10 Ом
(23)
РАСЧЕТ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ
24)
Определим время задержки включения для С0+С1=6 пФ:
 1  R1(C0  C1 )  2,1* 6  12,6 нс
1,0
t зд

1,0
t зд
0
 1 (2U *  U остМ  U вых
)
U ип  U *
12,6(2 * 0,7  0,25  0,3)

 2,5 нс
5  0,7
(24)
25) Определим время спада выходного сигнала для Сн=30 пФ,
СпТ3=1 пФ, Ск=4 пФ, Сз=СпТ3+Сн=31 пФ:
t c  2R1R2 * Ск (Ск  Сз / B) * [(U ип  4U * ) /(U ип  3U * )]
t c  2 * 2,1 *10 6 * 0,84 * 4 *10 12 (4 *10 12  31 *10 12 / 30) * [(5  2,8) /(5  2,1)]  7,3 нс (25)
26) Определяем время перехода из состояния «1» в состояние
«0»:
t 1,0  2t c  2 * 7,3  14,6 нс
(26)
27) Определяем время задержки распространения при включении:
1, 0
1, 0
t зд.р
 t зд
 t c  t вх0,1 / 2
1, 0
t зд.р
 2,5  7,3  5 / 2  7,3 нс
(27)
28) Определяем время рассасывания, если  рас  10нс :
t рас   рас ln 2  10 ln 2  6,9 нс
(28)
29) Определяем время нарастания выходного сигнала для
С2= 5пФ:
 нар  R2 C2  0,84 *103 * 5 *10 12  4,2 нс
t нар   нар 2U * /(U ип  2U * )  4,2 * 2 * 0,7 /(5  2 * 0,7)  1,6 нс (29)
30) Определяем время перехода из состояния «0» в состояние
«1»:
t 0,1  2t нар  2 *1,6  3,2 нс
(30)
31) Используя (28) и (29) определяем время задержки
распространения при выключении:
0,1
t зд.р
 t рас  t нар  6,9  1,6  8,5
нс
(31)
1,0
32) Определяем время задержки выключения для t вх
/ 2  4 / 2  2нс:
1,0
t зд0,1  t рас  t вх
 6,9  2  8,9 нс
(32)
33) Определяем среднюю задержку распространения:
1,0
0,1
t зд.р.ср  (t зд.р
 t зд.р
) / 2  (8,5  7,3) / 2  7,9
нс
(33)
34) Определяем работу переключения:
Апер  Рп.ср t зд. р.ср  20 *10 3 * 7,9 *10 9  158 пДж
(34)
35) Определяем динамическую мощность (ft=500мГц, Ск2=4пФ,
rк2=10 Ом, fп=8МГц, Сэ1=2пФ, Сэ3=4пФ, Сб3=1пФ, Ск1=2пФ, Ск2=4пФ,
С2=4пФ, Ск3=4пФ, Сп.вых=8пФ):
1
 T  1 /( 2f T ) 
 0,3нс
6
2 * 3,14 * 500 *10
t насТ2
U ип  U *
R2
 [ T  С к2 ( R 4  rк2 )]
*
R 4  rк2 U ип  2U *
t насТ2  [0,3 *10 9  4 *10 12 (84  10)]
I кз 
(U ип  U кэ.насТ 2  U д  U кэ.насТ 2 )
R4

840
5  0,7
*
 7,2 нс
84  10 5  2 * 0,7
(5  0,3  0,7  0,3)
 44 мА
84
Рдин  U ип f п [(С э1  С э3  С б3 )U *  (С 0  С1 )2U * 
 (С к1  С к2  С 2 )(U ип  U * ) 
2
 (С кз  С п.вых  С н )(U 1  U 0 )  I кз t рас
/ t насТ2 ]
Рдин  5 * 8 *10 6 *10 12 [( 2  4  1)5  6 *1,4 
 (2  4  4)(5  0,7) 
 (4  8  30)(3,6  0,3)  0,44 * 6,9 2 / 7,2]  9,1 мВт
(35)
36) Определяем полную мощность потребления элемента в
статическом и динамическом режиме:
P  Рп.ср  Рдин  20  9,1  29,1 мВт
(36)
БАЗОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СЕРИЙ
ЭМИТТЕРНО-СВЯЗАННОЙ ЛОГИКИ
►
Основные характеристики и параметры. Интегральные
элементы эмиттерно-связанной логики (ЭСЛ) — змиттерносвязанная транзисторная логика (ЭСТЛ) или переключатели тока
транзисторной логики (ПТТЛ)—относятся к потенциальным
элементам: 1 и 0 в потенциальной системе представляются в
виде потенциалов, т. е. напряжений того или иного знака. В
настоящее время промышленностью выпускается несколько
серий элементов ЭСЛ (например, К137, К187, К229, 100, К500,
500 и др.), обладающих функциональной и технической
полнотой, т. е. обеспечивающих выполнение любых
арифметических и логических операций, а также хранение,
вспомогательные и специальные функции.
Логика работы. На рис. 3.5 приведена принципиальная
электрическая схема элемента ЭСЛ с напряжением питания
Uип=—5 В. В зависимости от способа кодирования входной
информации («1» и «0») одна и та же схема (рис. 3.5) может
реализовать либо функции ИЛИ-НЕ, ИЛИ для положительной
логики, либо функции И-НЕ, И для отрицательной логики.
R2
R1
А
R5
T5
T1
Х2 T2
Х1
T3
T4
Х3
T7
Д1
UОП
T6
В
RБ
Д2
RБ
RБ
R3
R4
Y1
R8
R6
Y2
R7
UИП
рис. 3.5
►
Положительная логика. На рис. 3.6 показано условное
графическое обозначение базового элемента ЭСЛ на
функциональных схемах, где Х1, Х2, … Хn — входы; y1 —
инверсный выход; у2—прямой выход. Минимальное число
входов равно двум. Элемент реализует для «положительной
логики» одновременно функции ИЛИ-НЕ (стрелка Пирса) по
выходу у1 и функцию ИЛИ (дизъюнкция) по выходу у2.
X1
1
X2
X3
Xi
Xn
Y1
Y2
рис. 3.6
Логика работы элемента на три входа для представлена
таблицей состояний:
x3
y2
y1
x1
x2
Логическое уравнение
работы элемента,
0
0
0
1
0
составленное по
0
0
1
0
1
таблице записывается в
виде:
0
1
0
0
1
0
1
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
0
0
1
1
1
1
0
1
y1  x1  x2  x3
y 2  x1  x2  x3
Знак плюс
соответствует
дизъюнкции, т. е.
логическому сложению.
Отрицательная логика. На рис. 3.7 показано условное
графическое обозначение базового элемента ЭСЛ на
функциональных схемах для отрицательной логики.
X1
&
X2
X3
Xi
Xn
Y1
Y2
Рис. 3.7
Логика работы элемента на три входа представлена таблицей
состояний:
x1
0
0
0
0
1
1
1
1
x2
0
0
1
1
0
0
1
1
x3
0
1
0
1
0
1
0
1
y2
y1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
Логическое уравнение
работы элемента,
составленное по
таблице записывается в
виде:
y1  x1 x2 x3
y 2  x1 x 2 x3
Таким образом, по
выходу y1 реализуется
функция И-НЕ, а по
выходу y2 – функция И.
АНАЛИЗ СТАТИЧЕСКОГО РЕЖИМА РАБОТЫ
Схема элемента ЭСЛ, показанная на рис. 3.5, состоит из:
1) дифференциального усилителя (токовый переключатель),
содержащего две ветви, работающие в ключевом режиме
(первая ветвь на транзисторах Т\...Т3; вторая — на транзисторе
Т4; транзисторы работают в активной области и не входят в
состояния насыщения; обе ветви усилителя связаны
эмиттерами через резистор R3; источник напряжения питания
Uпи и резистор R3 образуют генератор тока IR3;
2) источника опорного напряжения на транзисторе T5 и
диодах Д1 и Д2, обеспечивающих температурную
компенсацию измерения тока IR3;
3) выходных эмиттерных повторителей на транзисторах T6,
T7.
Методика и пример расчета элемента ТТЛ с
корректирующей цепочкой.
При рассмотрении методики и примера расчета используется
принципиальная электрическая схема на рис. 3.8.
R1
IбТ6
R2
IR1
IR2
A
Iвх
T6
Iн1
C2
IЭТ6
Б
T5
IКТ4
T1
Х1
T2
Х2
T3
IЭТ5
T4
Х3
UОП
C1
Uвых 1
Kраз 1 б а
IбТ5
C1
IЭТ4
RБ
RБ
RБ
рис. 3.8
R3
Uвых 2 Kраз 2
у2
В
IR5
IR6
IH5
R4
R5
UИП
C2
Запишем исходные данные:
U ип  -5 В – напряжение питания
К об  3 – коэффициент объединения по входу
К раз  20 – коэффициент разветвления
B  30 – коэффициент усиления транзисторов в
статическом режиме
Сн  30 пФ – емкость нагрузки
Рср  80 мВт – мощность потребления
0
U вх0  U вых
 U 0  -1,6 В – апряжение «0»
1
U вх1  U вых
 U 1  -0,8 В – напряжение логической «1»
fг 
800 МГц – граничная частота усиления транзисторов
t вx0,1  3 нс – время перехода из состояния «0» в состояние «1»
1,0
t вх
 2 нс – время перехода из состояния «1» в состояние «0»
T  20 С – температура окружающей среды
U *  U бэТ  U бэТн  U Д  0,7 В - падение напряжения на открытом
p-n-переходе транзисторов и диодов
РАСЧЕТ СТАТИЧЕСКИХ ПАРАМЕТРОВ
1)
Зададим отношение Rк/Rэп =0,3 и определяем:
Rэп = Rк/0,3
2)
Задаемся необходимыми отношениями и определяем:
Rк=R1=R2
R3=Rэп; R4=3Rк; R5=Rк;
(2)
R6=R7=Rэп; R8=Rэп;
3)
(1)
Используя (1) и (2) находим Rк:
 (U 1  U 0 ) U ип  U 0 U ип  2U * U ип  U 0 U ип  U 1
Рср  U ип [




Rк
R4
R5  R8
R6
R7
U ип  (U 1  U * )
 К раз
]  Rк  365 Ом
(3)
R3( В  1)
4)
Из (1), (2) и (3) находим все сопротивления:
R1=R2=R5=0,365 кОм
R3=R6=R7=R8=Rк/0,3=1,2 кОм
R4=3*Rк=1 кОм
5)
(4)
Определяем входной ток логической «1» (через каждый
открытый эмиттерный переход):
1
1
I вх
 (U вх
 U бэТ1  U ип ) /[ R3(1  B)]
1
I вх
 (0,8  0,7  (0,5)) /[1,2 *10 3 (1  30)]  0,09 мА
6)
(5)
Определяем входной ток логического «0» через
сопротивление в цепи базы закрытого транзистора
(RБ=50 кОм):
I
0
вх
 1,6
 U / RБ 
 0,032 мА
3
50 *10
0
вх
(6)
7)
Определяем напряжение порога переключения:
1
0
U пор  U 1  0,5(U вых
 U вых
)
U пор  0,8  0,5(0,8  (1,6))  1,2 B
8)
(7)
Определяем ширину активной зоны:
U вх  4,4 T  0,13...0,2 В
ширина активной зоны практически не зависит от параметров
схемы, поэтому возьмем 0,15 В
9)
Определяем логический перепад:
1
0
U л  U вых
 U вых
 0,8  (1,6)  0,8 В
(9)
10) Определяем напряжение статической помехоустойчивости
по уровню «0» и «1»:
U п  U п  0,5(U л  U вх )  0,5(0,8  0,15)  0,325 B
11)
(10)
Определяем ток логической части элемента:
Iл 
 U л  0,8

 2,19 мА
Rк
365
(11)
12) Определяем токи эмиттерных повторителей:
I эп1
U ип  U 0  5  (1,6)


 2,83 мА
3
R6
1,2 *10
I эп2
U ип  U 1
 5  (0,8)
1
3

 К раз I вх


20
*
0
,
09
*
10
 5,3 мА (12)
3
R7
1,2 *10
13) Определяем токи источника опорного напряжения:
I оп1 
U ип  U пор
R4
 5  (1,2)

 3,8 мА
1000
I оп2 
U ип  2U *
R5  R8

 5  2 * 0,7
 2,3 мА
3
(0,365  1,2) *10
(13)
14) Определяем общий ток, потребляемый элементом в
состоянии «0» («1»):
I п0  I п1  I л  I оп1  I оп2  I эп1  I эп2
I п0  I п1  2,19  3,8  2,3  2,83  5,3  16,42 мА
(14)
15) Определяем мощность потребления логической части
элемента:
Рл  U ип I л  5 * (2,19)  10,95 мВт
(15)
16) Определяем мощность потребления эмиттерными
повторителями:
Рэп  U ип ( I эп1  I эп2 )  5(2,83  5,3)  40,65 мВт
(16)
17) Определяем мощность потребления источником опорного
напряжения:
Роп  U ип ( I оп1  I оп2 )  5(3,8  2,3)  30,5 мВт
(17)
18) Определяем суммарную мощность потребления элементом
(одинаковая для состояний «1» и «0»):
P  Рср  Рл  Рэп  Роп  10,95  40,65  30,5  82,1 мВт
(18)
19) Определяем коэффициенты разветвления:
К раз1  89
К раз2  76
20) Определяем входное сопротивление элемента, когда на
входе действует напряжение логического «0»:
Rвх0  Rб  50 кОм
(20)
21) Определяем входное сопротивление элемента, когда на
входе действует напряжение логической «1»:
1
Rвх
 (1  B) R3  (1  30)1200  37,2 кОм
(21)
22) Определяем выходное сопротивление элемента, когда на
выходе действует напряжение логического «0»:
R1R6 /(1  B)
R1 /(1  B)  R6
0,365 *1,2 /(1  30)

 11,65 Ом
0,365 /(1  30)  1,2
0
Rвых

0
Rвых
(22)
23) Определяем выходное сопротивление элемента, когда на
выходе действует напряжение логической «1»
(сопротивление тоже что и для (22)):
1
вых
R
R1R6 /(1  B)

 11,65 Ом
R1 /(1  B)  R6
(23)
РАСЧЕТ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ
24) Определим собственное время переключения тока в
транзисторе:
1
1
T 

 0,2 нс
6
2f T 2 * 3,14 * 800 *10
(24)
25) Определим эквивалентную емкость на коллекторах
транзисторов, если Сн=30 пФ, Сп1=1 пФ, Ск=2 пФ, Сп2=2 пФ, М=4:
C1  (М  1)Ск  Сп1  С2 /( B  1)
C1  (4  1) * 2  1  2 /(30  1)  11 пФ
С2  Сн  Сп 2  30  2  32 пФ
26) Определим
к
(25)
:
 к  R1C1  0,365 *10 3 *11*10 12  4 нс
(26)
27) Определяем  c :
 c  R6C 2  1,2 *10 3 * 32 *10 12  38,4 нс
(27)
28) Определяем время спада:
t c   c 0,5U л /( U ип  U * )
t c  38,4 * 0,5 * 0,8 /( 5  0,7)  3,57 нс
(28)
29) Определяем время нарастания:
t нар   к ln 2  4 ln 2  2,8 нс
(29)
30) Определяем задержку распространения при включении:
1, 0
t зд.р
 t c  2 T  3,57  2 * 0,2  3,97 нс
(30)
31) Определяем задержку распространения при выключении:
0,1
t зд.р
 t нар  2 T  2,8  2 * 0,2  3,2 нс
(31)
32) Используя (30) и (31) определяем среднюю задержку
распространения:
1,0
0,1
t зд.р.ср  (t зд.р
 t зд.р
) / 2  (3,97  3,2) / 2  3,59 нс
(32)
33) Определяем время перехода из состояния «1» в состояние
«0»:
t 1,0  2t c  2 * 3,57  7,14 нс
(33)
34) Определяем время перехода из состояния «0» в состояние
«1»:
t 0,1  2t нар  2 * 3,2  6,4 нс
(34)
35) Определяем время задержки включения:
1, 0
t зд
 0,5t вх0,1  2 T  0,5 * 3  2 * 0,2  1,9 нс
(35)
36) Определяем время задержки выключения:
0 ,1
1,0
t зд
 0,5t вх
 2 T  0,5 * 2  2 * 0,2  1,4 нс
(36)
37) Определяем работу переключения:
Апер  Рср t зд. р.ср  82,1*10 3 * 3,59 *10 9  294,7 пДж
(37)
БАЗОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СЕРИЙ
НА КМДП-ТРАНЗИСТОРАХ
►
Основные характеристики и параметры. Основные серии
элементов на комплементарных (КМДП) транзисторах
(элементах с дополнительной симметрией; на дополняющих
транзисторах; на транзисторах с разными типами проводимости;
на комплементарной структуре) относятся к потенциальным
элементам.
►
В настоящее время промышленностью выпускаются несколько
разновидностей серий на КМПД-транзисторах, в том числе 164,
К176, К564, 764, 765.
►
Эти серии обладают функциональной и технической полнотой,
т. е. обеспечивают выполнение любых арифметических и
логических операций, а также хранение, вспомогательные и
специальные функции.
►
Цифровые интегральные схемы на КМДП-транзисторах —
наиболее перспективные. Мощность потребления в
статическом режиме ЦИС составляет десятки нановатт,
быстродействие — более 10 МГц.
►
Среди ЦИС на МДП-транзисторах ЦИС на КМДП-транзисторах
обладают наибольшей помехоустойчивостью: 40...45 % от
напряжения источника питания. Отличительная особенность
ЦИС на КМДП-транзисторах — также высокая эффективность
использования источника питания: перепад выходного
напряжения элемента почти равен напряжению источника
питания.
►
Такие ЦИС не чувствительны к изменениям напряжения
питания. В элементах на КМДП-транзисторах полярности и
уровни входных и выходных напряжений совпадают, что
позволяет использовать непосредственные связи между
элементами.
Логика работы. Основными логическими элементами указанных
серий являются элементы И-НЕ; ИЛИ-НЕ, а базовым логическим
элементом, на основе которого реализованы элементы И-НЕ;
ИЛИ-НЕ, — инвертор (элемент НЕ) на КМДП-транзисторах.
•Инвертор реализует операцию логическое отрицание, т. е.
инверсию, и представляет собой двоичный логический
элемент, на выходе которого «1» имеет место в том случае,
если на входе имеется «0».
•Логика работы инвертора представлена таблицей
истинности:
X
Y
0
1
1
0
На рис 3.9 показано условное графическое обозначение
инвертора на функциональных схемах.
X
1
Y
рис. 3.9
Логическое уравнение работы элемента имеет вид:
yx
АНАЛИЗ СТАТИЧЕСКОГО РЕЖИМА РАБОТЫ
На рис. 3.10 приведена принципиальная электрическая схема
инвертора на КМДП-транзисторах со схемой защиты.
T1(p)
Д1
Д2
Х
R1
З
T2(n)
Д3
рис. 3.10
и
п
с
y
с
п
и
+ Сп
-
►
Транзисторы Т1, Т2 имеют индуцированные каналы
соответственно p- и n-типов. Транзистор n-типа подключен к
нулевому потенциалу (к «земле»), а транзистор р-типа к
положительному источнику питания.
►
Подложки n каждого из транзисторов соединены с их истоками u,
что предотвращает открывание p-n-переходов.
►
Затворы в обоих транзисторах объединены и на них подается
положительный входной сигнал. Выходной отрицательный
сигнал снимается с объединенных стоков с транзисторов.
Методика и пример расчета элемента ТТЛ с
корректирующей цепочкой.
При рассмотрении методики и примера расчета
используется принципиальная электрическая схема на рис.
3.11.
рис. 3.11
Запишем исходные данные:
U ип  5 В – напряжение питания
К об  2..4 – коэффициент объединения по входу (И-НЕ)
К об  2..10 – коэффициент объединения по входу (ИЛИ-НЕ)
К раз  20 – коэффициент разветвления
Сн  10 пФ – емкость нагрузки
f пер  5 МГц – рабочая частота переключения
U0 
0 В – напряжение логического «0»
U 1  5 В – напряжение логической «1»
U порn  2 В – напряжение порога переключения
транзистора n-типа
U порp  -1,5 В – напряжение порога переключения
транзистора p-типа
К n  0,3 мА/ B 2
Кp 
– удельная крутизна транзисторов n-типа
0,2 мА/ B – удельная крутизна транзисторов p-типа
2
T  20 С – температура окружающей среды
РАСЧЕТ СТАТИЧЕСКИХ ПАРАМЕТРОВ
1) Проверяем условие выполнения «нормальной» работы схемы:
| U порp | U порn  U ип
| 1,5 | 2  5 В
2) Уровни напряжений логических «0» и «1» (по условию):
U0  0В
U1  5 В
3) Определяем напряжение логического перепада:
Uл  U 1 U 0  5 В
4) Определяем напряжение порога переключения:
Uп 
K n U порn  K p (U ип  U порp )
Kn  K p
(1)
(2)
(3)
Uп 
5)
0,3 * 2  0,2 (5  1,5)
0,3  0,2
 2,7 B
Определяем запас помехоустойчивости по уровню «0»:
U п  U п  2,7 В
6)
(5)
Определяем запас помехоустойчивости по уровню «1»:
U п  U ип  U п  5  2,7  2,3 В
7)
(4)
(6)
Ширина зоны неопределенности (задана):
U п  0,1 В
(7)
8)
Определяем токи, потребляемые элементом (в статическом
состоянии инвертор не потребляет ток от источника питания):
I п0  I п1  0 мА
(8)
9)
Определяем мощность потребления элемента:
Рст  U ип I п  0 Вт
10)
Коэффициент разветвления на выходе:
К раз  20
11)
(9)
(10)
Входное сопротивление элемента для состояний «0» и «1»
на входе:
Так как входной ток примерно равен «0», то входное
сопротивление должно быть весьма большим
Rвх  108...1010 Ом
12)
(11)
Выходное сопротивление элемента для состояний «0» и «1»
на выходе:
Rвых  U вых / I вых  10 5...10 6 Ом
(12)
РАСЧЕТ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ
13) Определим общую паразитную емкость на выходе схемы
(Сз-кn=0,5 пФ, Сз-cn=0,5 пФ, Сз-иp=0,5 пФ, Сми=1,5 пФ,
Сн=10 пФ):
С п  С з-кn  С з-cn  С з-иp  С ми  С н
Сп  0,5  0,5  0,5  1,5  10  13 пФ
14)
(13)
Определяем время перехода из состояния «1» в состояние
«0»:
t
1,0
0,8С пU ип

2
K n * U пор
U пор  U ип  U порn  | U порp | 5  2  1,5  1,5 B
t 1,0
0,8 *13 *10 12 * 5

 77 нс
3
2
0,3 *10 *1,5
(14)
15) Определяем  n :
2С п
2 *13 *10 12
n 

 28,8 нс
3
K n (U ип  U порn ) 0,3 *10 (5  2)
(15)
16) Определяем время задержки распространения при включении:
t
17)
1, 0
зд. р

 n (U ип  U п )
U ип  U порn
28,8(5  2,7)

 22 нс
52
(16)
Определяем время перехода из состояния «0» в состояние
«1»:
(29)
t
0,1
0,8С пU ип

2
K p * U пор
U пор  U ип  U порn  | U порp | 5  2  1,5  1,5 B
t 0,1
0,8 *13 *10 12 * 5

 115 нс
3
2
0,2 *10 *1,5
(17)
18) Определяем
p :
2С п
2 *13 * 10 12
p 

 37 нс
3
K p (U ип  | U порp |) 0,2 * 10 (5  1,5)
(18)
19) Определяем время задержки распространения при выключении:
t
0 ,1
зд.р

 pU п
U ип  | U порp
37 * 2,7

 2,8  2 * 0,2  28,5 нс
|
5  1,5
(19)
20) Определяем среднюю задержку распространения из (16) и
(19):
1,0
0,1
t зд.р.ср  (t зд.р
 t зд.р
) \ 2  (22  28,5) \ 2  25,2 нс
(20)
21) Определяем динамическую мощность потребления:
2
Рдин  f пер СпU ип
 5 *10 6 *13 *10 12 * 52  1,6 мВт
(21)