устройства памяти

Министерство Российской Федерации по связи и информатизации
Санкт-Петербургский государственный университет телекоммуникаций
им. проф. М.А. Бонч-Бруевича
О.Л. Неелова
ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА И ИНФОРМАЦИОННЫЕ
ТЕХНОЛОГИИ
СОДЕРЖАНИЕ
Введение
Устройства памяти
Задание на курсовую работу
Пример решения задачи
Литература
ВВЕДЕНИЕ
Дисциплина “Вычислительная техника и информационные технологии”
предполагает изучение структуры и функционирования микропроцессорной
системы.
Структура микропроцессорной системы представлена тремя блоками:



центрального процессорного устройства, в котором выполняются все
операции преобразования информации;
памяти, где хранится базовая информация для функционирования
микропроцессорной системы, и записываются программы пользователя;
устройств ввода-вывода, обеспечивающим получение и выдачу
информации при работе пользователя с микропроцессорной системой.
В курсовой работе предлагается к изучению блок памяти. Необходимо,
предварительно изучив теорию, построить пространство памяти заданного
объема и конфигурации.
УСТРОЙСТВА ПАМЯТИ
Устройства памяти микропроцессорной системы (МПС) могут быть внешними
(винчестер, дисковод, CD-ROM и т.д.) и внутренними.
Рассматривается только внутренняя память МПС, которая может быть:


постоянной (ROM) или ПЗУ,
оперативной (RAM) или ОЗУ.
В свою очередь ПЗУ по способу записи/перезаписи информации различаются
следующим образом.
ПЗУ – постоянные запоминающие устройства, в основу которых положены
диодные матрицы. Матрицы прожигаются на заводе-изготовителе, пользователь
ничего изменить не может (рис.1).
ППЗУ – перепрограммируемые ПЗУ (матрицы поставляются пользователю с
уровнем 1 во всех узлах, пользователь может только один раз прожечь матрицу
по своей программе).
РПЗУ - репрограммируемые (т.е. многократно программируемые) ПЗУ.
Рис. 1. Элемент диодной матрицы:
при подаче U > Uдоп диод сгорает, остается перемычка;
при сгоревшем диоде Uузла = 0;
при функционирующем диоде Uузла = 1
По способу стирания информации РПЗУ могут быть: ультрафиолетовыми и
электрическими.
Оперативные запоминающие устройства ОЗУ могут быть: динамическими
(DRAM) и статическими (SRAM).
В динамических ОЗУ, построенных на МОП-транзисторных ячейках с
дополнительной емкостью, информация после считывания пропадает, поэтому
требуется ее регенерация (восстановление), а значит, такие ОЗУ при своей
очевидной дешевизне имеют низкое быстродействие.
Статические ОЗУ, построенные на триггерных ячейках, хранят информацию
после считывания и регенерации не требуют, имеют высокое быстродействие,
хотя и существенно дороже динамических ОЗУ.
Современные схемы ОЗУ сочетают в себе обе технологии (SDRAM).
Статические ОЗУ. Принципы построения
Рис. 2. Микросхема статической памяти
Шина адреса (рис. 2) подключается к микросхеме памяти по N адресным
входам: A0 – AN –1.
Шина данных подключается по входам/выходам D, количество которых зависит
от того, сколько матриц размещено в кристалле.
CS – вход выборки кристалла, управляет подключением буфера данных к шине.
W/R – вход запись/чтения, определяет подключение входного или выходного
буфера данных к шине данных.
Рассмотрим принцип выбора ячейки памяти по адресу.
Входы адресной шины подключаются к дешифраторам (DC) строки и столбца
матрицы. Предположим, что к микросхеме подключается четыре адресных
линии (А0 – А3), причем линии А0, А1 подаются на DC строки, а линии А2, А3 –
на DC столбца.
Рис. 3. Выбор ячейки по адресу: а – триггера; б – элемента матрицы
Предположим, что на адресных входах указан адрес 9, т.е. 1001.
Таким образом, DC строки по А0 = 1, А1 = 0 установит 1 на выходе 1, а DC
столбца по А2 = 0, А3 = 1 установит 1 на выходе 2.
Во всех узлах матрицы расположены триггеры. Вход синхронизации триггера и
его выход на общую для данной матрицы линию данных подключаются, как
показано на рис. 3а.
Очевидно, что функционировать будет только тот триггер, у которого на входы
элемента И от DC строки и DC столбца попадут 1.
В нашем случае будет выбран элемент матрицы, обведенный в кружок (рис. 3,
б).
Принцип записи/чтения информации
Инициализируем элемент матрицы, подав адрес на адресные входы. Теперь
покажем, как будет происходить процесс записи/чтения данных. Заметим, что
каждая матрица имеет один общий провод данных, т.е. каждый разряд данных
записан в своей матрице. Адресация таких матриц производится параллельно.
Рассмотрим обращение к одному разряду данных. Только при подаче на вход
CS уровня 0 (рис. 4) на выходе управляющих схем буферов чтения и записи
может появиться 1. Причем на выходе управления буфером записи 1 появится
при 0 на входе W/R, а на выходе управления буфером чтения – при 1 на W/R.
Рис. 4. Функции входов CS и W/R
Построение пространства памяти заданного объема
Из микросхем SRAM небольшой емкости можно составить память любого
заданного объема. Предположим, что в нашем распоряжении есть микросхемы
SRAM емкостью 256 4. Необходимо составить память устройства емкостью 1
Кбайт или 1К  8. Схема 256 4 имеет 4 матрицы по 256 ячеек (256 = 28), т.е.
схема имеет 8 адресных входов.
Рис. 5. Микросхема памяти 256 4
Для того чтобы обеспечить чтение/запись байта информации, надо добавить
еще 4 матрицы внешним соединением (т.е. объединить 2 микросхемы).
Получим эквивалентную схему, позволяющую хранить 256 байт информации.
Для построения памяти на 1 Кбайт необходимо 4 таких схемы:
1К = 210; 210 / 28 = 22 = 4.
Рис. 6. Получение эквивалентной схемы 256 8
Доступ к такой памяти осуществляется по 10 адресным линиям (1К = 210):
непосредственно к схеме подключаются 8 адресных линий, а 2 – к
дешифратору, с помощью которого выбирается одно из 4 направлений.
Рис. 7. Схема оперативной статической памяти объемом 1Кбайт
Общая схема памяти (рис. 7) составлена из эквивалентных схем (рис. 6),
исходная микросхема представлена на рис. 5.
ЗАДАНИЕ НА КУРСОВУЮ РАБОТУ
Построить внутреннюю память процессорной системы, состоящую из ПЗУ и
статического ОЗУ. Процессорная система работает в реальном режиме.
Разрядность ША - 20, ШД - 8.
Адреса, покрываемые пространствами ПЗУ и ОЗУ, и емкость микросхемы
выбрать из табл. 1, 2.
Выбор варианта
Адреса, покрываемые ПЗУ (табл.1), определяются по предпоследней цифре
номера зачетной книжки, а покрываемые ОЗУ - по последней.
Емкость микросхемы ПЗУ (табл. 2) определяется по последней цифре номера
зачетной книжки, ОЗУ - по предпоследней.
Таблица 1
№ п/п
Адреса, покрываемые ПЗУ
№ п/п
Адреса ОЗУ
1
00000H  0FFFFH
1
20000H  3FFFFH
2
00000H  1FFFFH
2
40000H  5FFFFH
3
00000H  07FFFH
3
60000H  7FFFFH
4
00000H  1FFFFH
4
80000H  9FFFFH
5
00000H  03FFFH
5
0C0000H  0DFFFFH
6
00000H  0FFFFH
6
0A0000H  0BFFFFH
7
00000H 07FFFH
7
0E0000H  FFFFFH
8
00000H  1FFFFH
8
40000H  7FFFFH
9
00000H  07FFFH
9
80000H  BFFFFH
10
00000H  03FFFH
10
0C0000H  0FFFFFH
Таблица 2
№п/п
Микросхема ПЗУ
№п/п
Микросхема ОЗУ
1
32К  1
1
64К  1
2
64К 4
2
128К 4
3
64К  1
3
64К  8
4
16К 4
4
64К  4
5
32К 4
5
32К  4
6
64К  8
6
128К  1
7
32К  8
7
32К  8
8
16К 8
8
256К  1
9
32К  1
9
32К  1
10
16К 1
10
128К  8
ПРИМЕР РЕШЕНИЯ ЗАДАЧИ
Предположим, что последние цифры номера Вашей зачетной книжки 00. Из
табл.1 определяем адреса, покрываемые ПЗУ и ОЗУ:
ПЗУ от 00000Н до 03FFFH;
ОЗУ от 0C0000H до 0FFFFFH.
Шина адреса 20-разрядная, следовательно, адрес памяти записывается на пяти
16-ричных разрядах (один 16-ричный разряд представляется на 4 двоичных). В
адресах ОЗУ в этом случае первый 0 пишется для определения C и F как
символов числа, а не букв.
Определение емкости ПЗУ и ОЗУ
По полученному диапазону адресов определим емкость ПЗУ и ОЗУ.
Определим количество изменяющихся разрядов и запишем адрес в двоичном
коде.
ПЗУ
Начальный адрес: 00000000000000000000в.
Конечный адрес: 00000011111111111111в.
Изменились 14 разрядов, значит, емкость ПЗУ - 214.
Для 8-разрядной шины данных емкость ПЗУ 214 8:
214 = 210 24,
210 = 1К - килобит,
таким образом, емкость ПЗУ равна 16К  8.
ОЗУ
Начальный адрес: 11000000000000000000в.
Конечный адрес: 11111111111111111111в.
Изменилось 18 разрядов.
Для 8-разрядной шины данных емкость ОЗУ равна:
218  8,
218 = 210 28 = 256К,
таким образом, емкость ОЗУ равна 256К 8.
Для изображения схемы необходимо определить



емкости микросхем ОЗУ и ПЗУ по табл. 2;
структуры ОЗУ и ПЗУ (количество микросхем, способ соединения);
общую структуру памяти.
Для варианта 00 из табл. 2 ПЗУ имеет емкость 16К 1 (рис. 8), а ОЗУ - 128К 8
(рис. 9).
Таким образом, схема ПЗУ имеет 14 адресных входов 16К = 214, один вход/
выход данных и вход CS (выборки кристалла).
Схема ОЗУ имеет 17 адресных входов 128К= 217, 8 входов/выходов данных,
входы CS и
.
Определение ПЗУ и ОЗУ
Структура ПЗУ
Емкость ПЗУ - 16К 8. Емкость микросхемы 16К 1, значит, для получения
нужной емкости ПЗУ необходимо объединить параллельно по адресным входам
и входу CS 8 микросхем, каждая из которых обеспечит один разряд шины
данных (рис. 10).
Рис. 10. Структура ПЗУ 16К 8
Структура ОЗУ
Емкость ОЗУ 256К 8, емкость микросхемы 128К 8, значит, для построения
такого ОЗУ необходимы 2 микросхемы.
Для построения ОЗУ обратимся к адресам, на которых работает эта память. По
заданию изменяются 18 младших разрядов А0 – А17. Для каждой микросхемы
могут изменяться лишь 17 адресов А0 – А16. Следовательно, старший разряд
определяет направление на микросхему. Если А17 – 0, задействуется первая
микросхема ОЗУ, если 1 - вторая.
Рис. 11. Структура ОЗУ 256К 8
Общая структура памяти (рис.13)
По заданию начальные адреса ПЗУ и ОЗУ следующие:
ПЗУ (00000H - 00000000000000000000в),
ОЗУ (0C0000H - 11000000000000000000в).
По состоянию разрядов: А19, А18 - 00 работает ПЗУ, а по состоянию А19, А18 - 11
работает ОЗУ. С помощью простейшей логики можно построить дешифратор
направлений ПЗУ/ОЗУ (рис. 12).
Рис. 12. Дешифратор направлений ПЗУ-ОЗУ
Рис.13. Общая структура проектируемой памяти
ТРЕБОВАНИЯ К ОФОРМЛЕНИЮ
Пояснительная записка должна содержать:




текст задания;
обоснование выбора микросхем ПЗУ и ОЗУ;
построение заданных структур ПЗУ и ОЗУ;
общую структуру проектируемой памяти.
ЛИТЕРАТУРА
1. Угрюмов Е.П. Цифровая схемотехника. СПб: БХВ-СПб, 2000.
2. Большие интегральные микросхемы запоминающих устройств: справочник.
М.: Радио и связь, 1990.