Московский государственный технологический

ЭКЗАМЕНАЦИОННЫЕ ВОПРОСЫ
вступительных испытаний в магистратуру
по направлению «Автоматизация технологических процессов и производств»
1. Основные правила алгебры логики. Методы доказательства. Контактные схемы.
2. Реализация логических функций на МДП-транзисторах. МОП и к-МОП микросхемы.
3. Синергетический подход к исследованию сложных самоорганизующихся нелинейных САУ.
Основные понятия.
4. Автоматическое управление. Основные понятия. Общая структура автоматической системы.
5. Восстановление непрерывного сигнала по выборкам. Формирователь непрерывного сигнала
по импульсным отсчетам (на примере простейшего экстраполятора нулевого уровня).
6. Технические средства реализации логических функций. Схемы на диодах. Диодные
матрицы.
7. Микроэлектронная реализация логических функций. Схемы транзисторно-транзисторной
логики (ТТЛ).
8. Представление логических функций в ДСНФ и КСНФ.
9. Цифровые САУ. Основные понятия. Упрощенная структура линейной цифровой САУ.
10. Синергетический подход к исследованию сложных самоорганизующихся нелинейных САУ.
Основные понятия.
11. Автоматическое управление. Основные понятия. Общая структура автоматической системы.
12. Разработать схему реализации на программируемой логической матрице (ПЛМ) системы
функций:
z1  x1;
z2  x1 x2  x1 x2 ;
z3  x2 x3  x2 x3 ;
z4  x3 x4  x3 x4 .
13. Микроэлектронная реализация
транзисторной логики (ЭСТЛ).
14. Дана логическая функция:
логических
функций.
Схемы
эмиттерно-связанной
yx1x2 x3   x1x2 x3  x1x2 x3  x1x2 x3  x1x2 x3  x1x2 x3.
С помощью n-мерного куба найти ее МДНФ.
15. Возможные варианты реализации управляющей системы при синергетическом подходе.
16. Возможные варианты реализации управляющей системы при синергетическом подходе.
17. Структура и особенности сигналов в микропроцессорных цифровых САУ.
18. Разработать релейно-контактную и логическую схемы в базисе И-НЕ для выражения:
х1х3 х2  х3   х4 .
19. Минимизация логических функций. Метод Квайна-Мак Класки. Этапы минимизации.
Примеры.
20. Реализация булевых функций на программируемых логических матрицах (ПЛМ).
21. Упрощенная структурная схема цифровой САУ с применением синергетических методов.
22. Классическая задача управления. Возможные подходы к постановке и решению задач
управления.
23. Цифровой регулятор. Описание его работы.
24. Конечные автоматы. Основные определения. Способы представления конечных автоматов.
25. Абстрактный автомат. Автоматные модели Мили и Мура.
26. Представить булеву функцию, соответствующую контактной схеме
таблицей истинности и на карте (диаграмме) Карно.
27. Математическая модель дискретизатора во временной и частотной областях.
28. Синтез конечных автоматов. Основные этапы синтеза.
29. Минимизация логических функций. Методы минимизации. Метод Блейка-Порецкого.
30. Абсолютно-минимальные представления логических функций.
31. Математическое описание САУ. Возможные варианты представления математической
модели САУ.
32. Математическая модель линейной стационарной САУ (на примере САУ второго порядка).
Способы ее реализации.
33. Реализация математической модели линейной стационарной САУ. Использование временной
и частотных характеристик САУ в реализации математической модели (определение реакции
одномерной САУ на произвольное воздействие).
34. .Синтез логических схем. Разработать функциональную схему логического устройства,
работа которого описывается функцией:
yx1, x2 , x3 , x4   x1  x2   x3  x4   x2 .
35. Преобразователь кодов. Привести пример синтеза функциональных схем преобразователей
кодов.
36. Неполные функции. Доопределить функцию, заданную таблицей истинности:
х1
х2
х3
f x1 x 2 x3 
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
*
1
*
1
1
0
*
с учетом ее дальнейшей минимизации в классе ДНФ.
37. Математическая модель линейной стационарной САУ (на примере САУ второго порядка).
Способы ее реализации.
38. Решение уравнений состояния системы (объекта) во временной области и в области
Лапласовых изображений.
39. Импульсные САУ. Основные понятия. Упрощенная структура импульсной САУ.
40. Состязания и гонки в автомате. Условия возникновения гонок. Схемные способы
ликвидации гонок.
41. Многомерный куб. Полное и сокращенное покрытие функций.
42. Синтез логических схем. Схемы сумматоров.
43. Многомерные САУ. Основные понятия. Математическая модель многомерного объекта.
44. Характеристики цифрового регулятора (временные и частотные).
45. Составление математической модели объекта (двигатели постоянного тока) в пространстве
состояний.
46. Особенности использования автоматных моделей в системах управления.
47. Минимизация неполных автоматов с использованием простых классов совместимости.
48. Релейно-контактные схемы. Реализация логических функций с помощью релейноконтактных схем.
49. Составление математической модели объекта (ДПТ) в координатах «ВХОД-ВЫХОД».
Структурная схема модели.
50. Характеристики цифрового регулятора (временные и частотные).
51. Примерный порядок расчета цифрового регулятора.
52. Минимизация конечных автоматов. Методы минимизации.
53. Секвенциальное описание конечных автоматов. Элементарные и сокращенные секвенции.
54. Кодирование конечного автомата и сложность комбинационной схемы.
55. Составление математической модели объекта (ДПТ) в координатах «ВХОД-ВЫХОД».
Структурная схема модели.
56. Задача анализа цифровой САУ.
57. Применение микроподхода при моделировании САУ. Основной смысл. Общая структура
математической модели при микроподходе.
58. Минимизация секвенциального описания конечного автомата.
59. Синтез логических схем. Методы построения схем дешифраторов.
60. Представление и минимизация логических функций в базисах Вебба и Шеффера.
61. Составление уравнений состояния системы (или объекта) на конкретных примерах.
62. Структура секвенциального автомата.
63. Состязания и гонки в автомате. Условия возникновения гонок. Противогоночное
кодирование конечного автомата.
64. Структурно-топологические методы описания и исследования САУ. Основные понятия и
положения.
65. Задача анализа цифровой САУ.
66. Формы реализации цифрового регулятора.
67. Реализация конечных автоматов на Т-, D-, RS- и JK-триггерах. Построение функций
возбуждения памяти конечных автоматов.
68. Синтез логических схем со многими выходами. Реализация булевых функций на постоянных
запоминающих устройствах (ПЗУ). Реализовать на ПЗУ систему логических функций:
y1  x1  x2  x3  x4 ;
y2  x1x2 x3 x4 ;
y3  x1  x2  x3  x4 ;
y4  x1x2  x3 x4  x1x4 .
69. Особенности минимизации неполных
функций алгебры логики. Минимизировать
логическую функцию
y  x1x2 x3  x1x2 x3  x1x2 x3 ,
имеющую безразличные входные наборы:
x1x2 x3 , x1x2 x3 , x1x2 x3.
70. Формы реализации цифрового регулятора.
71. Характеристики цифрового регулятора (временные и частотные).
72. Структурно-топологические методы описания и исследования САУ. Основные понятия и
положения.
73. Минимизация логических функций. Карты (диаграммы) Карно. Используя карту Карно,
минимизировать функцию:
y  x1x2 x3 x4  x1x2 x3 x4  x1x2 x3 x4  x1x2 x3 x4  x1x2 x3 x4 .