Cadence Design Systems, Inc., vspitsyn

СРЕДСТВА АНАЛОГОВОГО МОДЕЛИРОВАНИЯ И ИХ РОЛЬ В
СОВРЕМЕННОМ ПРОЕКТИРОВАНИИ ИНТЕГРАЛЬНЫХ СХЕМ
А.А. Иванов, В.Ю. Спицын, М. Тиан
Cadence Design Systems, Inc., vspitsyn@cadence.com
Классические программы моделирования аналоговых электронных схем, такие как Spice,
Spectre и другие, обеспечивают хорошую сходимость решения в большинстве случаев и гарантируют
достаточную точность. Однако, постоянный рост сложности и объемов проектов БИС привел к
увеличению размеров схем до десятков и сотен миллионов узлов. Как следствие, производительность
классических программ моделирования, построенных на традиционном подходе составления и
решения системы ОДУ с применением методов разреженных матриц, стала явно недостаточной для
решения системы уравнений, описывающей всю схему.
Подходы, применявшиеся несколько лет назад, состоят в расчете фрагментов схем, базовых
ячеек или в комбинированном применении логических и временных расчетов совместно с
моделированием аналоговых фрагментов схем на уровне транзисторов. Широкое распространение
нашло также макромоделирование.
В последние годы, интенсивно начали развиваться программы моделирования нового
поколения, так называемые «быстрые симуляторы» [3-5]. Их применение дает качественный скачок в
производительности. Появилась возможность моделировать БИС объемом в десятки и сотни
миллионов узлов с точностью и требованиями к вычислительным ресурсам, близкими к
традиционным программам моделирования (рис. 1).
Рис. 1. Возможности систем моделирования различных поколений
Решение, предлагаемое Cadence на данном сегменте рынка, - платформа Virtuoso и система
FastSPICE Ultrasim . Наряду с известными системами моделирования, Ultrasim интегрирован в общую
среду разработки Virtuoso и дает возможность быстро получить решение с приемлемой точностью
при возрастании сложности проекта на несколько порядков.
Постановка задачи и платформа Cadence Virtuoso как метод решения
Технические требования к аналоговым, заказным цифровым, радиотехническим и
смешанным проектам росли экспоненциально в последнее десятилетие (рис. 2). Экономические
факторы и конкуренция на рынке электроники вынуждают разработчиков применять новые
технологии и объединять прежде независимые блоки на одном кристалле (System-On-Chip, SOC).
Многие производители переходят на современные технологии проектирования по нормам 0.13 мкм –
65 нм, и совмещают аналоговое проектирование, с нанометровыми цифровыми дизайнами. Более
того, основой цифрового проектирования является использование библиотек стандартных и
специализированных заказных блоков, разрабатываемых с применением средств аналогового
моделирования.
39
Рис. 2. Взаимосвязь технологии, сложности и стоимости проекта
Сложность,
объем современных проектов и новые физические эффекты требуют
соответствующих технологий заказного проектирования, объединяющих возможности быстрого
нисходящего (top-down) проектирования с точностью восходящего (bottom-up) проектирования,
идущего от кремниевой реализации . Meet-in-the-middle – современная методология, сочетающая в
себе скорость и точность (рис. 3).
Рис. 3. Метод проектирования Meet-in-the-middle
Наиболее передовые разработчики уже активно используют методологию Meet-in-the-middle.
Однако, ее эффективность сильно ограничена неадекватностью средств проектирования.
Платформа для заказного проектирования Virtuoso [2] является понятной системой для
быстрого и точного проектирования, оптимизированной для технологии meet-in-the-middle, например
Analog Custom Design (ACD).
40
Рис. 4. Процесс проектирования с помощью платформы Vittuoso
В Virtuoso входит среда, определяемая спецификацией, многорежимное моделирование,
имеющее общий синтаксис, модели и системы уравнений, значительно ускоренные слои и
объединенная на уровне всего кристалла, а также среда смешанного моделирования.
Virtuoso поддерживает моделирование с использованием различных уровней абстракции
моделей - от чисто поведенческого на верхнем системном уровне до точных, откалиброванных по
экспериментальным данным на нижнем, наиболее детальном уровне. Уровни абстракции физического
дизайна меняются от оценочных на ранних стадиях, до финальных трассировки и экстракции.
Кремниевый анализ, основанный на расширенных моделях полупроводниковых приборов,
прецизионной экстракции и средствах анализа, дают адекватную информацию в течение всего
процесса проектирования.
В зависимости от сложности и объема решаемых задач, Vittuoso ADE (Analog Design
Environment) может интегрировать различные системы аналогового моделирования (Spice, Spectre,
UltraSim, Multi-mode Simulation), обепечивать обратную аннотацию паразитных параметров,
экстрагируемых с помощью Assura RC, поддерживать кросс-пробинг между схемным вводом
(Virtuoso Schematic Editor), топологическим редактором (Virtuoso Layout Editor) и системой анализа
результатов моделирования..
Рис. 5. Основные компоненты среды проектирования Virtuoso ADE
41
Платформа Virtuoso может работать с базой данных Cadence CDBA или с базой OpenAccess.
С этой платформой, возможно быстрое проектирование с высоким выходом годных для геометрий от
1 мкм до 90 нм и менее.
Система моделирования Virtuoso Spectre
Virtuoso® Spectre® [6] - это современная система аналогового моделирования, использующая
прямые методы моделирования на уровне дифференциальных уравнений. Функциональные
возможности Spectre и SPICE во многом сходны. Spectre и SPICE в основе используют одни и те же
базовые алгоритмы, – такие как неявные методы интегрирования, метод Ньютона или матричные
методы решения систем уравнений, - но реализация алгоритмов в Spectre существенно отличается.
Таким образом, Spectre имеет ряд преимуществ по сравнению со SPICE. Среди них  способность решать системы большей размерности вследствие более эффективного
распределения памяти и более эффективных алгоритмов; более высокая точность как
результат применения ряда продвинутых моделей полупроводниковых приборов, среди них
BSIM3v3, MOS0, MOS 9, EKV, BTA-HVMOS, BTA-SOI, VBIC95, TOM2, HBT и другие.
 модели сохранения заряда
 улучшенный анализ Фурье
 лучший метод контроля погрешности (ошибки округления lte и 1-й закон Кирхгофа)
 адаптивный алгоритм управления шагом интегрирования
 методы анализа радиотехнических схем (PSS, PAC, PXF, Pnoise, Pdisto, ...)
 смешанное аналого-цифровое моделирование совместно с Verilog-XL – легко моделируются
десятки тысяч транзисторов в аналоговой части и десятки тысяч логических элементов в
цифровой.
Cистема моделирования Virtuoso UltraSim
Virtuoso® UltraSim® [4] - это современная высокоскоростная система, предназначенная для
моделирования схем объемом в десятки и сотни миллионов узлов и позволяющая, в том числе,
моделировать цифровыые БИС на аналоговом уровне с учетом экстрагированных паразитных RC
параметров.















Основные характеристики системы моделирования UltraSim :
Эффективные алгоритмы моделирования для технологии pre- и post-layout, для аналогового и
смешанного моделирования, устройств памяти и цифровых схем, с точностью близкой к
SPICE, со значительным ускорением
по сравнению со SPICE и практически
неограниченными объемами для иерархических проектов
Поддерживаются форматы Spectre и HSPICE, язык Verilog-A, форматы postlayout - detailed
standard parasitic format (DSPF), standard parasitic exchange format (SPEF) а также язык
Verilog®
Поддержка формата digital vector file, Verilog® форматы - value change dump (VCD) и
extended VCD (EVCD)
Форматы SignalScan Turbo 2 (SST2), fast signal database (FSDB), parameter storage format (PSF)
и семейство форматов для сохранения согналов WDF
Продвинутые алгоритмы RC-редукции для моделирования post-layout
Поддержка всех основных моделей транзисторов Spectre и HSPICE, включая BSIM3, BSIM4,
BSIMSOI, TFT, HVMOS, BJT, Mextram, Hicum, VBIC и модель ячеек памяти flash
Проверки времени установления и удержания, времени нарастания и спада, а также ширины
импульса
Анализ мощности на уровне элемента, подсхемы и всего кристалла
Проверки на уровнях проекта и приборов, в том числе проверка напряжений на приборе,
высокоимпедансный анализ узлов, анализ утечек по постоянному току и подробные проверки
токов
Аналих шума, отслеживающий эффекты voltage overshoot (VO) и voltage undershoot (VU) в
узлах
Моделирование IR drop
Быстрый анализ по огибающей для высокопроизводительного анализа переходных процессов
в радиотехнических схемах
Анализ надежности, в том числе hot carrier degradation (HCI), negative bias temperature
instability (NBTI), моделирование старения, совместимость с командами Virtuoso RelXpert
С-интерфейс для макромоделирования UCI для реализации аналоговых или цифровых
макромоделей, например PLL, блоков памяти, ADC/DAС
Интерфейс для расчета надежности URI для реализации специфических моделей надежности
42

Интерфейс UWI для разработки специальных форматов выходных данных
Математический аппарат UltraSim используется со следующими инструментами Cadence:
 AMSUltra для Verilog/VHDL - совместного моделирования с NCSIM
 UltraSimVerilog для смешанного аналого-цифрового моделирования с VerilogXL
 аналоговая опция VoltageStorm (VAVO) для анализа цепей питания аналоговых и смешанных
схем
 аналоговая опция ElectronStorm (VAEO) для анализа электромиграции аналоговых и
смешанных схем
 VoltageStorm для анализа цепей питания цифровых схем и анализа всего дизайна
В рамках платформы Virtuoso, UltraSim тесно интегрируется с существующими системами.
Цель интеграции - предоставление пользователю стандартных вычислительных блоков на выбор, в
зависимости от характера схемы, ресурсов и требований
 Унификация интерфейсов Ultrasim и Spectre – CMI, UWI, SFE, ...
 Общая тестовая регрессия – более 7000 тестов
 Общие модели полупроводниковых приборов, поддержка CMI. Новая версия, CMI 4.0
Система UltraSim проходит тестирование на тех же тестах, поддерживает все режимы и
последовательности среды проектирования Virtuoso.
Аналоговый язык описания высокого уровня Verilog®-A
Verilog-A [8] – язык высокого уровня, позволяющий составлять текстовые файлы описания
(модули) для описания поведения электронных схем и других систем. Пользователь может составлять
свои собственные модели на языке, близком к математическому описанию. Очень многие
разработчики моделей полупроводниковых устройств (UC Berkeley и др. университеты и компании)
поставляют описание модели на языке Verilog-A.
Первоначально в Spectre применялся встроенный интерпретатор Verilog-A, который строил
байт-код и затем выполнял его. Для ускорения вычислений, был разработан компилятор Verilog-A.
Несмотря на дополнительное время, затрачиваемое на компиляцию, компилятор Verilog-A
обеспечивает существенное преимущество в скорости.
Третий подход к моделированию на Verilog-A – использование Automatic Device Model
Synthesizer
(ADMS).
ADMS
[1]
–
автоматический генератор С-кода. Разработан
компанией Freescale и является проектом Open
Source. Построен по технологии XML, XSL, что
обеспечивает гибкость в настройке. Cadence
поддерживает транслятор ADMS, поставляя
XML-скрипты для генерации блока CMI.
Транслятор использует lex/yacc технологию для
лексического анализа и преобразования кода
Verilog-A. ADMS позволяет создавать на языке
Verilog-A полноценную модель устройства,
имеющую интерфейс CMI с эффективностью,
близкой к модели, написанной на языке С.
Структура
основных
компонент
ADMS (рис. 6) определается XML-скриптами.
Это – главный модуль admsXml, библиотека
шаблонов admst и admstpath и анализатор
Verilog-A.
Рис. 6. Основные компоненты ADMS
Единая система моделирования аналоговых и смешанных проектов в микроэлектронике
В набор инструментов, предлагаемых Cadence для верификации проекта через
моделирование и получения характеристик стандартных ячеек, входят системы, приобретенные в
разное время и изначально имеющие различную архитектуру, различные входные языки и различные
выходные форматы. В этот набор входят Spectre, Ultrasim, BsimPro+, NCSIM.
Проектировщики желают иметь дело с инструментарием, хорошо согласованным по
синтаксису описания схем, по моделям полупроводниковых приборов, по форматам выходных
данных и т.п.
43
В реальных маршрутах проектирования часто применяются надстройки в виде
интерактивных процедур и скриптов (TCL, SCL, Skill).
Для расширения функциональных возможностей, в состав Spectre были включены средства
поддержки MDL – языка описания измерений. Это – язык скриптового типа, позволяющий управлять
Spectre и утилитой обработки и отображения результатов моделирования WaveScan.
MDL позволяет:
 Создавать измерительнае алиасы в виде процедур и выражений. Алиас измерения
могут впоследствии многократно использоваться, легко настраиваются и включают
в себя управляющую строку анализа в окружении одного или нескольких
выражений MDL, подлежащих вычислению в момент работы программы.
 Эффективно управляет вычислениями в пакетном режиме, что позволяет
прекратить текущий анализ до его окончания, если все требуемые выражения уже
вычислены.
 Параметризованные измерительные алиасы повышают эффективность их
использования с различными приложениями.
Для того, чтобы удовлетворить все перечисленные выше требования пользователей, от
разработчиков ПО требуется провести «компонентизацию» систем, выделить и унифицировать
центральный решающий блок (engine), модули ввода описаний, модули вывода результатов. Кроме
того, желательно унифицировать интерфейс, управляющий процессом моделирования (несколько
уровней анализа, надстройки по изменению параметров элементов – sweeps и т.п.)
Заключение
С использованием современной FastSPICE технологии Virtuoso UltraSim, система
моделирования позволяет выполнять высокопроизводительное, аналоговое или смешанное
моделирование всей системы. Поддержка многих языков описания объектов обеспечивает
независимость языка и уровня абстракции в методологии проектирования. Обобщенная реализация
полупроводниковых приборов в системах моделирования, входящих в платформу Virtuoso,
гарантирует высокую точность результатов. С учетом RC-редукции, с помощью UltraSim и Virtuoso
стало возможным решение ранее недоступных задач полной и точной верификации проекта после
фазы разработки топологии на нанометровых технологиях.
Платформа заказного проектирования Vittuoso легко интегрируется в единый маршрут
проектирования с платформой функциональной верификации Incisive. Фирма Cadence обеспечила
интеграцию новой системы на уровне plug-and-play и предоставила разработчикам возможность
использования современных средств аналогового моделирования и заказного проектирования в
рамках единой методологии разработки СБИС.
ЛИТЕРАТУРА
1.
2.
3.
4.
5.
6.
7.
8.
Mantooth A., Chaudhary V., Francis M., and Lemaitre L., Automatic Generation of Compact
Semiconductor Device Models using Paragon and ADMS // BMAS 2004 - http://www.bmas-conf.org.
Cadence Virtuoso Custom Design platform overview // Cadence Design Systems, Inc., 2003.
Wang S., An-Chang Deng. Delivering a Full-chip Hierarchical Circuit Simulation & Analysis Solution
for Nanometer Designs // White paper of Nassda Corporation, 2001.
Virtuoso® UltraSim Simulator User Guide, Version 6.0 // Cadence Design Systems, Inc., May 2005.
Денисенко В.В. Проблемы схемотехнического моделирования КМОП СБИС // Компоненты и
технологии. – 2002. - № 3. - С. 74-78.
Spectre® Circuit Simulator User Guide, Version 6.0 // Cadence Design Systems, Inc., November 2004.
K. Kundert. The Designer's Guide to SPICE and Spectre® // Kluwer Academic Publishers, 1995.
K. Kundert, O. Zinke. Designer's Guide to VERILOG-AMS // Kluwer Academic Publishers, 2004.
44